镓砷基纳米线边栅效应及其钝化研究

结题报告

项目介绍

AI项目解读

基本信息

批准号：
11274346
项目类别：
面上项目
资助金额：
95.0万
负责人：
贾锐
依托单位：
中国科学院微电子研究所
学科分类：
A2004.凝聚态物质电子结构
结题年份：
2016
批准年份：
2012
项目状态：
已结题
起止时间：
2013-01-01 至2016-12-31

项目参与者：
张代生；王世新；窦丙飞；陈伟；杨炎翰；林阳；丁鉴；
关键词：
表面钝化纳米线晶体管 GaAs/AlGaAs 二元决定图电路边栅效应 HEMT

项目摘要

Si-based microelectronics is the fundation of current information society.Side-gating behaviors of GaAs-based quantum wire transistors (QWRTrs) formed on AlGaAs/GaAs etched nanowire controlled by nanosized Schottky gates will be investigated. Test QWRTr devices, having a different mesa etching depth, te, and nanowire to side-gate distance, dsg, will be fabricated and characterized. A theoretical analysis based on the two dimensional potential simulation will be used to simulate the side-gating effect with different dsg and etching depth. Various measurment will be performed to characterize the side-gating effects in order to find the basic behaviors. The approapriate surface passivation will be performed to eliminate the side-gating effect, so that the node-device of binary decesion diagram circuit can become smaller with higher integration density.

Si基微电子器件及电路是当代信息社会的基础，其器件尺寸正持续不断地缩小，但正越来越面临着技术发展的瓶颈。人们普遍希望, 基于某些新原理新集成逻辑工作的新型器件,及其集成电路将会逐渐地"取代"传统器件。GaAs/AlGaAs二维自由电子气具有高迁移率特性，研制GaAs/AlGaAs纳米线晶体管二元决定图逻辑集成电路正是人们的尝试之一，是活跃的研究方向。在研制该电路中，边栅效应阻碍了单个节点器件尺寸的进一步缩小和电路集成度的进一步提高，因此本项目将深入研究由于表面态和表面缺陷而导致的边栅效应，阐明其机理，并寻找合适的表面钝化方式来减缓或者消除由于表面态和缺陷导致的边栅效应，开发相应的准平面工艺，为器件尺寸的进一步缩小和集成度提高奠定基础。

结项摘要

当今微电子产业和信息技术的基础是硅基电子器件，而集成电路的主流加工工艺早已进入纳米级（<0.1微米）阶段，同时人们也在广泛地探索纳米电子器件及其集成电路，它将是由超微细结构构成的集成电路并具有极低能耗，如化合物基纳米电子器件(纳米线、量子点等)、基于电荷态的二元决定图逻辑电路、量子点原胞自动电路的新型集成电路等。但随着器件尺寸进入纳米级别，器件的工作电流电压等均非常小，就会受到周围相互绝缘器件的干扰，类似在正常工作的器件边加上了一个栅极，即“边栅效应”。尤其是在GaAs基、GaN基等纳米电子器件中，边栅效应更为明显，当化合物纳米电子器件工作电流在纳安甚至皮安量级时，会对正确信号的提取造成危害。因此，针对GaAs/AlGaAs二元决定图逻辑集成电路，其节点器件缩小和集成度提高的过程中，由于边栅而导致的纳米线晶体管节点器件的异常边栅效应，本项目重点研究了由于表面态和缺陷导致的边栅效应，探索了其物理过程和机制，并寻找到合适的表面钝化方式，设计和研究出合理的微纳加工过程，达到减缓或者消除边栅效应的目标。本项目围绕GaAs/AlGaAs纳米线场效应晶体管边栅效应行为规律研究、GaAs/AlGaAs纳米线晶体管器件的表面态和缺陷种类研究、由表面态和缺陷引起的边栅效应的机理探索以及复合钝化对于边栅效应的减缓和消除研究等方面展开。采用电子束曝光二次精确对准技术,结合感应耦合等离子体刻蚀技术，成功地开发了具有百纳米尺寸且台面腐蚀高度精确可控的纳米线晶体管边栅器件制备工艺，此外采用电子束图形补偿技术制备出具有高精度尺寸的边栅器件，纳米肖特基边栅距离纳米线的距离可精确到20纳米以下，等离子体刻蚀后的器件底角达到87度以上，可实现高密度边栅器件集成。通过采用微波光电导衰减测试技术对边栅器件中没有经过表面钝化、和分别采用碘钝化及ALD沉Al2O3钝化后的硅控制层的有效少子寿命进行比对，发现经Al2O3钝化后的有效少子寿命大幅提高。制作了结合二元决定图理论的六边形GaAs纳米器件，并且通过复合钝化有效的减少了边栅效应。