高可测性时序电路结构研究

批准号：

69176023

项目类别：

面上项目

资助金额：

3.0 万元

负责人：

黄维康

依托单位：

复旦大学

学科分类：

半导体科学与信息器件

结题年份：

1994

批准年份：

1991

项目状态：

已结题

项目参与者：

庄义大、张美玉、陈小涛、赵庆

关键词：

高可测性时序电路结构故障诊断集成电路

黄维康的其他基金

相似基金

相关文献

嵌核系统芯片测试方法研究

批准号：

60073032
项目类别：

面上项目
资助金额：

15.0万元
批准年份：

2000
负责人：

黄维康
依托单位：

复旦大学

ＦＰＧＡ的内建自诊断和容错使用

批准号：

69773011
项目类别：

面上项目
资助金额：

10.0万元
批准年份：

1997
负责人：

黄维康
依托单位：

复旦大学

国内基金

海外基金