面向高能效和低延时的多核共享资源冲突约束方法
批准号:
61370062
项目类别:
面上项目
资助金额:
73.0 万元
负责人:
古志民
依托单位:
学科分类:
F0204.计算机系统结构与硬件技术
结题年份:
2017
批准年份:
2013
项目状态:
已结题
项目参与者:
付引霞、安立奎、张吉赞、甘志华、赵鑫、张铭泉、王波、张瑞、康少华
国基评审专家1V1指导 中标率高出同行96.8%
结合最新热点,提供专业选题建议
深度指导申报书撰写,确保创新可行
指导项目中标800+,快速提高中标率
微信扫码咨询
中文摘要
本项目研究面向高能效和低延时的片上多核共享资源冲突约束优化模型。该模型包括三个主要优化目标:(1)基于缓存节能分区的Bank冲突延时最小化;(2)实时节能总线策略与支持机制;(3)片上共享资源的能耗最小化。本项目紧密结合高能效计算和WCET计算,重点研究一个Bank冲突延时最小化算法,在优选的缓存节能分区容量基础上使Bank冲突延时最小化;以及研究一个支持UBD优化值和时间距离的实时节能总线策略与支持机制,在减少的UBD改进值内保障硬实时任务及时得到总线服务,在时间距离值内提升非硬实时任务总线服务能力;同时在保障硬实时任务WCET满足定时要求的条件下,利用缓存节能机制和总线节能机制使片上共享资源的能耗最小化。研究成果可广泛应用于诸多电池供电的高端多核实时系统。本项目的可行性已在前期工作中得到了充分的验证。
英文摘要
This project studies the optimization model on bounding of interferences in on-chip shared resources for energy-efficient and low-delay embedded multi-core. The model includes three main optimizing goals: (1) minimizing bank conflict delay based on energy-efficient cache partitioning, (2) energy-efficient real-time bus strategy and its support mechanisms, and (3) minimizing energy consumption for on-chip shared resources. This project closely combines energy-efficient computation with WCET computation,the focus of our research is to construct the algorithm which minimizes bank conflict delay under the optimal sizes of energy-efficient cache partitions, and the energy-efficient real-time bus strategy and its support mechanisms with optimal UBD value and time-distance value,which ensure hard real-time task to get bus service timely in the reduced UBD value,and promote the bus service ability of non hard real-time task in the time-distance value, at the same time using cache energy-saving mechanism and bus energy-saving mechanism to minimize energy consumption of on-chip shared resources under the condition that hard real-time task WCET meet timing requirements. The research results can be widely used in high-end multi-core real-time systems with battery powered.The feasibility of this research has been verfied sufficiently in our preliminary work.
目前嵌入式多核实时应用日益增多,在此类应用中的硬实时任务必须满足其截止期。由于嵌入式多核实时应用中存在着诸如实时总线、共享缓存等共享资源冲突,使硬实时任务的WCET估算变得非常困难。本项目针对不同的总线仲裁机制和基于存储体的多核共享缓存划分结构,通过优化存储体在核间的分配关系来减少存储体冲突延迟,并进行更紧凑的WCET安全估算,从而减小系统能耗,并通过优化总线设计减少了总线能耗。本项目的主要研究内容及创新性成果如下:.(1) 针对支持TDMA总线的多核共享缓存存储体结构,给出了bank 冲突发生条件,并提出了一种基于bank-核映射的bank冲突延迟最小化算法,该算法通过优化bank到核映射关系消除/减小bank冲突延迟。在此基础上,给出了相应的硬实时任务WCET估算方法。实验结果表明该算法可以消除硬实时多核系统中的bank 访问冲突或使其bank 冲突延迟最小化,提出的WCET 估算方法可获得更紧凑的WCET估算值。.(2) 针对支持IABA总线的多核共享缓存存储体结构,提出了一种基于bank-核映射的访存请求冲突延迟上限优化算法,该算法通过优化bank-核映射来使访存请求冲突延迟上限最小化。并通过分析访存请求冲突延迟上限与共享缓存访问次数的关系,提出了一种基于bank-核映射的访存请求冲突延迟加权上限优化算法。实验结果表明提出的算法可减小访存请求冲突延迟上限,可获得更紧凑的WCET估算值。.(3) 针对支持IABA总线的多核共享缓存存储体结构,提出了一种基于bank-核映射的访存请求冲突延迟优化算法,该算法用请求时间序列估算访存请求冲突延迟,并通过优化bank-核映射最小化访存请求冲突延迟。实验结果表明该算法可减小访存请求冲突延迟估算值,可获得更紧凑的WCET估算值。.(4)提出了一种支持低延迟高性能的宽位线间距四值总线节能方法。该方法充分利用四值逻辑电路节省的片上空间,减少了耦合电容和耦合变换数;同时设计并优化了用于共享缓存分配的两层映射关系,减小了访存冲突延迟上限和WCET估值,减少了任务的执行时间,提升了系统性能。实验结果表明提出的方法可实现低延迟高性能的实时总线能耗优化。
期刊论文列表
专著列表
科研奖励列表
会议论文列表
专利列表
DOI:10.15918/j.tbit1001-0645.2015.07.015
发表时间:2015
期刊:北京理工大学学报
影响因子:--
作者:安立奎;古志民;付引霞;赵鑫;甘志华
通讯作者:甘志华
DOI:--
发表时间:2017
期刊:计算机应用
影响因子:--
作者:张建勋;古志民
通讯作者:古志民
DOI:--
发表时间:--
期刊:通信学报
影响因子:--
作者:张建勋;古志民;胡潇涵;蔡旻
通讯作者:蔡旻
DOI:--
发表时间:2015
期刊:电子与信息学报
影响因子:--
作者:黄艳;张启坤;段赵磊;古志民
通讯作者:古志民
DOI:--
发表时间:2015
期刊:计算机学报
影响因子:--
作者:张吉赞;古志民
通讯作者:古志民
多核帮助线程应用中高性能的预取质量确保机制研究
- 批准号:61070029
- 项目类别:面上项目
- 资助金额:30.0万元
- 批准年份:2010
- 负责人:古志民
- 依托单位:
国内基金
海外基金















{{item.name}}会员


