Design and standalone characterisation of a capacitively coupled HV-CMOS sensor chip for the CLIC vertex detector
Design and standalone characterisation of a capacitively coupled HV-CMOS sensor chip for the CLIC vertex detector
复制标题
用于 CLIC 顶点检测器的电容耦合 HV-CMOS 传感器芯片的设计和独立表征
DOI：
--
复制
发表时间：
2017
期刊：
影响因子：
--
通讯作者：
M. Campbell
中科院分区：
文献类型：
--
作者：
I. Kremastiotis;I. Kremastiotis;I. Perić;S. Kulis;R. Sune;D. Dannheim;A. Fiergolski;D. Hynds;M. Campbell
传感器和读出芯片之间的电容耦合的概念正在研究中的顶点探测器在拟议的高能CLIC电子正电子对撞机。CLICPix电容耦合像素检测器（C3 PD）是一款有源高压CMOS传感器，设计用于电容耦合到CLICPix 2读出芯片。该芯片采用商用180 nm HV-CMOS工艺实现，包含一个128×128像素的矩阵，间距为25μm。第一个原型已经生产了标准电阻率为1020 Ωcm的基板，并在独立模式下进行了测试。结果显示，上升时间为1.20 ns，电荷增益为190 mV/ke−，噪声为1.40 e− RMS，功耗为4.8μW/像素。的主要设计方面，以及独立的测量结果，提出。
The concept of capacitive coupling between sensors and readout chips is under study for the vertex detector at the proposed high-energy CLIC electron positron collider. The CLICpix Capacitively Coupled Pixel Detector (C3PD) is an active High-Voltage CMOS sensor, designed to be capacitively coupled to the CLICpix2 readout chip. The chip is implemented in a commercial 180 nm HV-CMOS process and contains a matrix of 128×128 square pixels with 25μm pitch. First prototypes have been produced with a standard resistivity of ∼20 Ωcm for the substrate and tested in standalone mode. The results show a rise time of ∼20 ns, charge gain of 190 mV/ke− and ∼40 e− RMS noise for a power consumption of 4.8μW/pixel. The main design aspects, as well as standalone measurement results, are presented.
CLIC 的物理和探测器：CLIC 概念设计报告
DOI：
10.48550/arxiv.1202.5940
发表时间：
2012
期刊：
arXiv e-prints
影响因子：
--
作者：
Linssen Lucie
通讯作者：
Linssen Lucie
用于 ATLAS、CLIC 和 Mu3e 实验的商用 CMOS 技术中的高压像素探测器
DOI：
10.1016/j.nima.2013.05.006
发表时间：
2013
影响因子：
1.4
作者：
I. Perić
通讯作者：
I. Perić