课题基金 / 基金详情

Analytische Plazierverfahren mit erweiterter Funktionalität

Analytische Plazierverfahren mit erweiterter Funktionalität
具有扩展功能的分析放置程序
批准号:
5183814
负责人:
Professor Dr.-Ing. Kurt J. Antreich (†)
金额:
$0.0万
依托单位国家:
德国
项目类别:
Research Grants
财政年份:
1999
资助国家:
德国
项目状态:
已结题
起止时间:
1998-12-31 至 2005-12-31

项目摘要

项目成果

Professor Dr.-Ing. Kurt J. Antreich (†)的其他基金

相关文献

中文摘要
翻译
自动变速箱,自动变速箱。您的位置:凡人谷知道>教育/科学>科学与技术>德国科学与技术学院。这是一个很重要的问题,也是一个很好的解决办法。Ablauf des Entwurf的集成器系统在建筑、物流和布局中都是如此。这些版面都是宽阔的、宽阔的和垂直的。在这些布局中,我们看到了它们的存在。在我看来,施里特并不是所有的人都知道他的名字。这是一场盛大的庆典。因此,这是一件很棒的事情,因为它是一件很重要的事情。他说:“这是一件很重要的事情,我们不能做任何事情。
英文摘要
Automatische Entwurfsverfahren spielen bei der Herstellung integrierter Schaltungen eine immer wichtigere Rolle. Die Fortschritte in der Halbleitertechnologie ermöglichen die Herstellung feinerer Strukturen auf zunehmender Chipfläche. Der Miniaturisierungsprozeß bewirkt nicht nur eine Zunahme der Problemkomplexität, sondern er führt auch zu neuen Opitmierzielen, die beim Entwurf beachtet werden müssen. Der Ablauf des Entwurfs integrierter Systeme gliedert sich bekanntlich im wesentlichen in Architektursynthese, Logiksynthese und Layoutsynthese. Die Layoutsynthese wiederum umfaßt das Plazieren und das Verdrahten. Einer der wichtigsten Schritte der Layoutsynthese ist die Plazierung. In diesem Schritt werden die Zellen auf dem Träger unter Berücksichtigung von Nebenbedingungen angeordnet. Dadurch werden die Wesentlichen Qualitätsmerkmale des Entwurfs festgelegt. So wird das Zeitverhalten einer integrierten Schaltung in zunehmendem Maße von den Leitungslaufzeiten auf dem Chip bestimmt. Die Minimierung der Leitungslaufzeiten und der Chipfläche, sowie eine möglichst gleichmäßige Verdrahtungsdichte sind die vorrangigen Ziele beim Plazieren.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
FPGA-Synthese für sequentielle Schaltungen mittels kombinatorischer und sequentieller Logiksyntheseverfahren
Simulationsbasierter Testentwurf für gemischt analog-digitale Systeme