课题基金 / 基金详情

Spezifikation, Verifikation und Sythese global asynchroner - lokal synchroner (GALS) Systeme und Schaltungen

Spezifikation, Verifikation und Sythese global asynchroner - lokal synchroner (GALS) Systeme und Schaltungen
全局异步-局部同步(GALS)系统和电路的规范、验证和综合
批准号:
5428633
负责人:
Professor Dr. Wolfgang Reisig
金额:
$0.0万
依托单位:
依托单位国家:
德国
项目类别:
Research Grants
财政年份:
2004
资助国家:
德国
项目状态:
已结题
起止时间:
2003-12-31 至 2005-12-31

项目摘要

项目成果

Professor Dr. Wolfgang Reisig的其他基金

相似基金

相关文献

中文摘要
翻译
移动通信系统与移动通信系统研究进展。[3] schwieriger, Schaltungen . herkömmlichen Schaltungen .同步schaltunsenwurfs .实现方法。在此基础上,研究了同步、电磁干扰和能量分支的问题。Zur Lösung在异步Schaltungstechniken之间的问题下;inbesonere全局异步,而不是本地同步系统(“GALS”)。effective Verfahren zum durchgängigen Entwurf und zur Implementierung von GALS and jedoch zur Zeit nicht verfgbar。在工程项目werden方法entwickelt, um GALS zu entworfen, inssonderere r Schaltungen移动通信系统。研究方法的基础和基础。德国Arbeitsgruppen kombinieren ihre Kompetenzen zu theoretischen Grundlagen, technischen Lösungen and praktischen Anforderungen and entwickeln gemeinsine durchgängige and effiziente Entwurfsmethode (Designflow) von speizization and verify . <e:1>德国schaltunssynthese is zur Implementierung als integrierte schaltunen。Sie demonstrieren die Leistungsfähigkeit ihrer Methoden mit exemplarischen Entwurf。德国技术与工程项目trägt dazu bei,德国<s:1>工业与技术研究所zugänglich德国机械与模具研究所Aktivitäten德国技术与工程研究所德国<s:1>工业与工程研究所。
英文摘要
Anforderungen an Systeme zur mobilen Kommunikation führen zu immer komplexeren Schaltungen. Es wird zunehmend schwieriger, diese Schaltungen mit herkömmlichen Methoden des synchronen Schaltungsentwurfs zu implementieren. Insbesondere wachsen Probleme der Taktsynchronisation, der elektromagnetischen Interferenz und des Energieverbrauchs. Zur Lösung dieser und anderer Probleme bieten sich asynchrone Schaltungstechniken an; insbesondere global asynchrone, aber lokal synchrone Systeme ("GALS"). Effektive Verfahren zum durchgängigen Entwurf und zur Implementierung von GALS sind jedoch zur Zeit nicht verfügbar. In diesem Projekt werden Methoden entwickelt, um GALS zu entworfen, insbesondere für Schaltungen mobiler Kommunikationssysteme. Die Entwurfsmethodik basiert wesentlich auf Petrinetzen. Drei Arbeitsgruppen kombinieren ihre Kompetenzen zu theoretischen Grundlagen, technischen Lösungen und praktischen Anforderungen und entwickeln gemeinsam eine durchgängige und effiziente Entwurfsmethode (Designflow) von der Spezifikation und Verifikation über Schaltungssynthese bis zur Implementierung als integrierte Schaltungen. Sie demonstrieren die Leistungsfähigkeit ihrer Methoden mit einem exemplarischen Entwurf. Das Ergebnis dieses Projektes trägt dazu bei, Techniken des asynchronen Schaltungsentwurfs für Industrie und Forschung zugänglich zu machen und die Aktivitäten auf diesem Gebiet in Deutschland zu bündeln.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
Certifying Algorithms for Interactive Components and Distributed Systems
  • 批准号:
    261369405
  • 项目类别:
    Research Grants
  • 资助金额:
    $0.0万
  • 财政年份:
    2014
  • 负责人:
    Professor Dr. Wolfgang Reisig
  • 依托单位:
Automatische Synthese von Verhaltensadaptern zwischen Services
  • 批准号:
    57095390
  • 项目类别:
    Research Grants
  • 资助金额:
    $0.0万
  • 财政年份:
    2008
  • 负责人:
    Professor Dr. Wolfgang Reisig
  • 依托单位:
Austauschbarkeit von Services
  • 批准号:
    30573505
  • 项目类别:
    Research Grants
  • 资助金额:
    $0.0万
  • 财政年份:
    2006
  • 负责人:
    Professor Dr. Wolfgang Reisig
  • 依托单位:
Die Ausdruckskraft von Abstract State Machines
  • 批准号:
    5450692
  • 项目类别:
    Research Grants
  • 资助金额:
    $0.0万
  • 财政年份:
    2005
  • 负责人:
    Professor Dr. Wolfgang Reisig
  • 依托单位:
海外基金