Garbled Circuits in the Cloud using FPGA Enabled Nodes
Garbled Circuits in the Cloud using FPGA Enabled Nodes
复制标题
使用支持 FPGA 的节点的云中的乱码电路
DOI：
10.1109/hpec.2019.8916407
复制
发表时间：
2019
期刊：
影响因子：
--
通讯作者：
Leeser, Miriam
中科院分区：
文献类型：
--
作者：
Huang, Kai;Gungor, Mehmet;Fang, Xin;Ioannidis, Stratis;Leeser, Miriam
数据隐私在我们相互关联的世界中越来越受到关注。乱码电路是安全功能评估（SFE）的一种重要方法，但其存在乱码时间长的问题。在本文中，我们使用Amazon Web Services，特别是Amazon F1 FPGA启用的节点，在云中呈现乱码电路。我们在软件中实现了混淆器和评估器，并展示了F1实例如何加速混淆过程并快速适应几个不同的应用程序。在AWS上测量的实验结果表明，使用FPGA进行的混淆加速了15倍。这将导致总的应用程序加速，包括乱码，通信和评估，在大范围的应用程序大小接近三倍。
Data privacy is an increasing concern in our interconnected world. Garbled circuits is an important approach used for Secure Function Evaluation (SFE); however it suffers from long garbling times. In this paper we present garbled circuits in the cloud using Amazon Web Services, and particularly Amazon F1 FPGA enabled nodes. We implement both garbler and evaluator in software, and show how F1 instances can accelerate the garbling process and rapidly adapt to several different applications. Experimental results, measured on AWS, indicate a 15 times speedup for garbling done using an FPGA. This results in total application speedup, including garbling, communications and evaluation, of close to three times over a large range of application sizes.
登录
查看更多内容
DOI：
10.1145/2678373.2665678
发表时间：
2014-10
期刊：
2014 ACM/IEEE 41st International Symposium on Computer Architecture (ISCA)
影响因子：
--
作者：
Andrew Putnam;Adrian M. Caulfield;Eric S. Chung;Derek Chiou;Kypros Constantinides;J. Demme;H. Esmaeilzadeh;J. Fowers;Gopi Prashanth Gopal;J. Gray;M. Haselman;S. Hauck;Stephen Heil;Amir Hormati;Joo-Young Kim;S. Lanka;J. Larus;Eric Peterson;Simon Pope;Aaron Smith;J. Thong;Phillip Yi Xiao;D. Burger
通讯作者：
Andrew Putnam;Adrian M. Caulfield;Eric S. Chung;Derek Chiou;Kypros Constantinides;J. Demme;H. Esmaeilzadeh;J. Fowers;Gopi Prashanth Gopal;J. Gray;M. Haselman;S. Hauck;Stephen Heil;Amir Hormati;Joo-Young Kim;S. Lanka;J. Larus;Eric Peterson;Simon Pope;Aaron Smith;J. Thong;Phillip Yi Xiao;D. Burger
CAD 框架在基于 FPGA 的异构云系统中的作用
DOI：
10.1109/iccd.2017.74
发表时间：
2017
期刊：
2017 IEEE International Conference on Computer Design (ICCD)
影响因子：
--
作者：
Lorenzo Di Tucci;Marco Rabozzi;Luca Stornaiuolo;M. Santambrogio
通讯作者：
M. Santambrogio
MAXelerator：用于云服务器上隐私保护乘法累加 (MAC) 的 FPGA 加速器
DOI：
10.1145/3195970.3196074
发表时间：
2018
期刊：
2018 55th ACM/ESDA/IEEE Design Automation Conference (DAC)
影响因子：
--
作者：
S. Hussain;B. Rouhani;M. Ghasemzadeh;F. Koushanfar
通讯作者：
F. Koushanfar
DOI：
10.5139/ijass.2016.17.4.467
发表时间：
2016-12-01
影响因子：
1.7
作者：
Abbas, Syed Haider;Lee, Jung-Ryul;Kim, Zaeill
通讯作者：
Kim, Zaeill
使用 FPGA 叠加架构进行安全功能评估
DOI：
10.1145/3020078.3021746
发表时间：
2017
期刊：
Proceedings of the 2017 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays
影响因子：
--
作者：
Xin Fang;Stratis Ioannidis;M. Leeser
通讯作者：
M. Leeser