Evaluating the Security of eFPGA-based Redaction Algorithms
Evaluating the Security of eFPGA-based Redaction Algorithms
复制标题
评估基于 eFPGA 的编辑算法的安全性
DOI：
10.1145/3508352.3549425
复制
发表时间：
2022
期刊：
影响因子：
--
通讯作者：
Jordan Maynard
中科院分区：
文献类型：
--
作者：
Amin Rezaei;Raheel Afsharmazayejani;Jordan Maynard
硬件IP所有者必须设想程序，以避免在Fabless范式下进行盗版和过量生产其设计。在逻辑设计中混淆关键组件的新提出的技术称为基于EFPGA的重新拍摄，它用嵌入式FPGA替换敏感的子电路，并且EFPGA配置为执行与缺少子电路相同的功能。在这种情况下，配置BITSTREAM充当仅硬件IP所有者已知的隐藏密钥。在本文中，我们首先评估了现有的基于EFPGA的重新算法作为初步研究的安全承诺。然后，我们通过初始但不一定有效的攻击dip排除来打破基于EFPGA的修复方案，该方案将有问题的输入模式排除在以蛮力的方式检查中。最后，通过结合周期的破坏和展开，我们提出了一种新颖而强大的攻击，称为Break＆Turry，该攻击能够在相对较短的时间内恢复基于EFPGA的最先进的基于EFPGA的bittream，即使存在硬周期和大尺寸钥匙。这项研究表明，默认情况下，基于EFPGA的修复是针对Oracle引导的攻击的共同看法是偏见。它还表明，需要对如何系统地创建指数数量的非组成硬周期的其他研究来确保基于EFPGA的修复方案。
Hardware IP owners must envision procedures to avoid piracy and overproduction of their designs under a fabless paradigm. A newly proposed technique to obfuscate critical components in a logic design is called eFPGA-based redaction, which replaces a sensitive sub-circuit with an embedded FPGA, and the eFPGA is configured to perform the same functionality as the missing sub-circuit. In this case, the configuration bitstream acts as a hidden key only known to the hardware IP owner. In this paper, we first evaluate the security promise of the existing eFPGA-based redaction algorithms as a preliminary study. Then, we break eFPGA-based redaction schemes by an initial but not necessarily efficient attack named DIP Exclusion that excludes problematic input patterns from checking in a brute-force manner. Finally, by combining cycle breaking and unrolling, we propose a novel and powerful attack called Break & Unroll that is able to recover the bitstream of state-of-the-art eFPGA-based redaction schemes in a relatively short time even with the existence of hard cycles and large size keys. This study reveals that the common perception that eFPGA-based redaction is by default secure against oracle-guided attacks, is prejudice. It also shows that additional research on how to systematically create an exponential number of non-combinational hard cycles is required to secure eFPGA-based redaction schemes.
登录
查看更多内容
Full-Lock：使用完全可配置逻辑和路由块进行混淆电路的 SAT 实例的硬分配
DOI：
--
发表时间：
2019
期刊：
DAC 2019
影响因子：
--
作者：
Kamali, Hadi Mardani;Zamiri Azar, Kimia;Homayoun, Houman;Sasan, Avesta
通讯作者：
Sasan, Avesta
SigAttack：针对逻辑加密的新的基于 SAT 的高级攻击
DOI：
10.23919/date.2019.8714924
发表时间：
2019
期刊：
Testing in Europe (DATE
影响因子：
--
作者：
Shen, Yuanqi;Li, You;Kong, Shuyu;Rezaei, Amin;Zhou, Hai
通讯作者：
Zhou, Hai
DOI：
10.1109/iccad.2017.8203759
发表时间：
2017-11
期刊：
2017 IEEE/ACM International Conference on Computer-Aided Design (ICCAD)
影响因子：
--
作者：
H. Zhou;Ruifeng Jiang;Shuyu Kong
通讯作者：
H. Zhou;Ruifeng Jiang;Shuyu Kong
用于保护制造供应链中的 IP 的 SAT-Hard 循环逻辑混淆
DOI：
10.1109/tvlsi.2020.2968552
发表时间：
2020
期刊：
IEEE Transactions on Very Large Scale Integration (VLSI
影响因子：
--
作者：
Roshanisefat, Shervin;Mardani Kamali, Hadi;Homayoun, Houman;Sasan, Avesta
通讯作者：
Sasan, Avesta
DOI：
10.1109/aspdac.2018.8297317
发表时间：
2018
期刊：
Asia and South Pacific Design Automation Conference (ASP-DAC
影响因子：
--
作者：
Shen, Yuanqi;Rezaei, Amin;Zhou, Hai
通讯作者：
Zhou, Hai