SAT-Hard Cyclic Logic Obfuscation for Protecting the IP in the Manufacturing Supply Chain
SAT-Hard Cyclic Logic Obfuscation for Protecting the IP in the Manufacturing Supply Chain
复制标题
用于保护制造供应链中的 IP 的 SAT-Hard 循环逻辑混淆
DOI：
10.1109/tvlsi.2020.2968552
复制
发表时间：
2020
期刊：
影响因子：
--
通讯作者：
Sasan, Avesta
中科院分区：
文献类型：
--
作者：
Roshanisefat, Shervin;Mardani Kamali, Hadi;Homayoun, Houman;Sasan, Avesta
最先进的针对循环逻辑混淆的攻击使用了配备了一组循环避免子句的可满足性求解器。这些循环避免子句是在预处理步骤中生成的，并定义了各种键组合，可以在不使电路振荡或有状态的情况下打开或关闭循环。在本文中，我们证明了该预处理步骤必须在网络列表的所有循环上生成循环避免条件；否则，缺失的循环可能会使求解器陷入无限循环，或者使其以错误的密钥退出。然后，我们提出了几种技术，通过这些技术，循环数作为插入反馈数的函数呈指数增长。我们进一步说明，当反馈数量增加时，攻击预处理步骤的复杂性和运行时间呈指数增长，从而无法在合理的时间内正确组成循环回避子句。另一方面，如果没有完成预处理，则由可满足解算器制定的攻击将卡住或以错误的密钥退出。因此，当本文提出的条件下的循环混淆实现时，将给基于可满足解算器的攻击带来指数级难题。
State-of-the-art attacks against cyclic logic obfuscation use satisfiability solvers that are equipped with a set of cycle-avoidance clauses. These cycle-avoidance clauses are generated in a preprocessing step and define various key combinations that could open or close cycles without making the circuit oscillating or stateful. In this article, we show that this preprocessing step has to generate cycle-avoidance conditions on all cycles in a netlist; otherwise, a missing cycle could trap the solver in an infinite loop or make it exit with an incorrect key. Then, we propose several techniques by which the number of cycles is exponentially increased as a function of the number of inserted feedback. We further illustrate that when the number of feedback is increased, the preprocessing step of the attack faces an exponential increase in complexity and runtime, preventing the correct composition of cycle-avoidance clauses in a reasonable time. On the other hand, if the preprocessing is not concluded, the attack formulated by the satisfiability solver will either get stuck or exit with an incorrect key. Hence, when the cyclic obfuscation under the conditions proposed in this article is implemented, it would impose an exponentially difficult problem for the satisfiability solver-based attacks.
登录
查看更多内容
DOI：
--
发表时间：
2015
期刊：
ACM Symposium on Cloud Computing
影响因子：
--
作者：
Jui;Yung;Wan;Ching;Chun
通讯作者：
Chun
Full-Lock：使用完全可配置逻辑和路由块进行混淆电路的 SAT 实例的硬分配
DOI：
--
发表时间：
2019
期刊：
DAC 2019
影响因子：
--
作者：
Kamali, Hadi Mardani;Zamiri Azar, Kimia;Homayoun, Houman;Sasan, Avesta
通讯作者：
Sasan, Avesta
IR-ATA：IR 注释时序分析、用于闭合 PDN 设计、IR 分析之间循环的流程
DOI：
10.1145/3287624.3287683
发表时间：
2019
期刊：
2019 24th Asia and South Pacific Design Automation Conference (ASP-DAC)
影响因子：
--
作者：
Ashka Vakil;H. Homayoun;Avesta Sasan
通讯作者：
Avesta Sasan
形式化方法在逆向工程和知识产权保护中的应用综述
DOI：
10.1007/s41635-018-0044-3
发表时间：
2018
期刊：
Journal of Hardware and Systems Security
影响因子：
--
作者：
S. Keshavarz;Cunxi Yu;S. Ghandali;Xiaolin Xu;Daniel E. Holcomb
通讯作者：
Daniel E. Holcomb
对 SAT 求解器在击败混淆方案方面的能力和局限性进行基准测试
DOI：
10.1109/iolts.2018.8474189
发表时间：
2018
期刊：
2018 IEEE 24th International Symposium on On-Line Testing And Robust System Design (IOLTS
影响因子：
--
作者：
Roshanisefat, Shervin;Thirumala, Harshith K.;Gaj, Kris;Homayoun, Houman;Sasan, Avesta
通讯作者：
Sasan, Avesta