A High-Precision Folding Time-to-Digital Converter Implemented in Kintex-7 FPGA
A High-Precision Folding Time-to-Digital Converter Implemented in Kintex-7 FPGA
复制标题
在 Kintex-7 FPGA 中实现的高精度折叠时间数字转换器
DOI：
10.1109/tim.2022.3230464
复制
发表时间：
2023
影响因子：
5.6
通讯作者：
Xiaoguang Kong
中科院分区：
文献类型：
--
作者：
Yonghang Zhou;Yonggang Wang;Zhengqi Song;Xiaoguang Kong
基于现场可编程门阵列（FPGA）的时间数字转换器（TDC）通常使用抽头延迟线（TDL）来传播命中信号，以在一个系统时钟周期内进行时间插值。 TDL的长度通常要求提供大于1个系统时钟周期的总延迟时间，并且对TDL的所有抽头进行采样进行编码，这会造成不必要的逻辑资源消耗。在本文中，我们建议使用折叠 TDL 来插值系统时钟周期。较短的 TDL 和较少的采样抽头可以显着节省逻辑资源使用。我们还将证明，多边测量技术仍然适用于这种折叠式 TDC，以提高精度。在 Xilinx Kintex-7 FPGA 中，实现了三对折叠因子为 2-4 的折叠 TDC，并评估了性能。在 0 至 50 ns 的时间间隔内，测得的平均 rms 精度分别为 4.6、5.6 和 6.4。与性能相似的普通TDL-TDC相比，所提出的折叠TDC可以节省50%以上的逻辑资源。这一优势使得 TDC 对于需要多个 TDC 通道的应用很有帮助。
Time-to-digital converters (TDCs) based on field-programmable gate array (FPGA) generally use a tapped delay line (TDL) to propagate the hit signal for time interpolation within one system clock cycle. The length of TDL is normally required to provide the total delay time larger than one system clock period, and all taps of TDL are sampled for encoding, which causes unnecessary logic resource consumption. In this article, we propose to interpolate the system clock cycle with a folding TDL. The shorter TDL with fewer sampled taps can significantly save logic resource usage. We will also demonstrate that the multiedge measurement technique is still available to this folding TDC for precision improvement. In a Xilinx Kintex-7 FPGA, three pairs of such folding TDCs with folding factors of 2–4 are implemented and performance evaluated. The average rms precision is measured as 4.6, 5.6, and 6.4, respectively, over time intervals from 0 to 50 ns. Compared with the normal TDL-TDC with similar performance, the proposed folding TDC can save more than 50% of logic resources. This advantage makes the TDC helpful to applications requiring multiple TDC channels.
登录
查看更多内容
DOI：
10.1109/trpms.2018.2874358
发表时间：
2019-09
影响因子：
4.4
作者：
E. Venialgo;N. Lusardi;F. Garzetti;Angelo Geraci;S. Brunner;D. Schaart;E. Charbon
通讯作者：
E. Venialgo;N. Lusardi;F. Garzetti;Angelo Geraci;S. Brunner;D. Schaart;E. Charbon
DOI：
10.1109/isscc.2004.1332689
发表时间：
2004
期刊：
2004 IEEE International Solid-State Circuits Conference (IEEE Cat. No.04CH37519)
影响因子：
--
作者：
R. Taft;C. Menkus;M. R. Tursi;O. Hidri;V. Pons
通讯作者：
R. Taft;C. Menkus;M. R. Tursi;O. Hidri;V. Pons
DOI：
10.1109/tim.2016.2564038
发表时间：
2016-09-01
影响因子：
5.6
作者：
Szplet, Ryszard;Kwiatkowski, Pawel;Rozyc, Krzysztof
通讯作者：
Rozyc, Krzysztof
DOI：
10.1109/tim.2020.3011490
发表时间：
2021-01-01
影响因子：
5.6
作者：
Choi, Kyu-Jin;Jee, Dong-Woo
通讯作者：
Jee, Dong-Woo
DOI：
10.1016/j.nima.2018.05.028
发表时间：
2019-04
期刊：
Nuclear Instruments and Methods in Physics Research Section A: Accelerators, Spectrometers, Detectors and Associated Equipment
影响因子：
--
作者：
C. Allaire
通讯作者：
C. Allaire