Efficient Register Renaming Architectures for 8-bit AES Datapath at 0.55 pJ/bit in 16-nm FinFET
Efficient Register Renaming Architectures for 8-bit AES Datapath at 0.55 pJ/bit in 16-nm FinFET
复制标题
16 nm FinFET 中 0.55 pJ/位的 8 位 AES 数据路径的高效寄存器重命名架构
DOI：
10.1109/tvlsi.2020.2999593
复制
发表时间：
2020
期刊：
影响因子：
--
通讯作者：
Holcomb, Daniel E.
中科院分区：
文献类型：
--
作者：
Dhanuskodi, Siva Nishok;Allen, Samuel;Holcomb, Daniel E.
登录
查看更多内容
评估具有不同容错机制的 AES 的 CPA 抵抗力
DOI：
10.1109/aspdac.2016.7428087
发表时间：
2016
期刊：
2016 21st Asia and South Pacific Design Automation Conference (ASP-DAC)
影响因子：
--
作者：
Hoda Pahlevanzadeh;Jaya Dofe;Qiaoyan Yu
通讯作者：
Qiaoyan Yu
紧凑 AES 实现的高效字节排列实现
DOI：
10.5281/zenodo.39319
发表时间：
2005
期刊：
2005 13th European Signal Processing Conference
影响因子：
--
作者：
Tuomas Järvinen;P. Salmela;Panu Hämäläinen;J. Takala
通讯作者：
J. Takala
DOI：
10.1007/s10836-016-5598-9
发表时间：
2016-10-01
影响因子：
0.9
作者：
Dofe, Jaya;Pahlevanzadeh, Hoda;Yu, Qiaoyan
通讯作者：
Yu, Qiaoyan
一种高效的基于硬件的 AES 故障诊断方案：性能和成本
DOI：
10.1109/dft.2004.8
发表时间：
2004
期刊：
19th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 2004. DFT 2004. Proceedings.
影响因子：
--
作者：
G. Bertoni;L. Breveglieri;I. Koren;P. Maistri
通讯作者：
P. Maistri
在串行化 AES 实现中启用微架构随机化以减轻侧信道敏感性
DOI：
10.1109/isvlsi.2019.00064
发表时间：
2019
期刊：
2019 IEEE Computer Society Annual Symposium on VLSI (ISVLSI)
影响因子：
--
作者：
S. Dhanuskodi;Daniel E. Holcomb
通讯作者：
Daniel E. Holcomb