TEM analysis of Si-passivated Ge-on-Si MOSFET structures for high performance PMOS device technology
TEM analysis of Si-passivated Ge-on-Si MOSFET structures for high performance PMOS device technology
复制标题
用于高性能 PMOS 器件技术的 Si 钝化 Ge-on-Si MOSFET 结构的 TEM 分析
DOI：
10.1088/1742-6596/241/1/012044
复制
发表时间：
2010
期刊：
影响因子：
--
通讯作者：
Norris D
中科院分区：
文献类型：
--
作者：
Norris D
在本文中，我们使用JEOL 2010F和JEOL 2200FSC对新型Ge-on-Si mosfet进行了透射电子显微镜分析。这些器件的一个关键特征是在Ge虚拟衬底上掺入了一层非常薄（~ 1nm）的Si钝化层，在沉积HfO 2介电介质之前，该层被部分氧化形成sio2 （~ 0.5 nm）。我们将证明，薄的二氧化硅层不是纯无定形的，而是由于与结晶材料结合而具有一定程度的晶体有序。此外，我们将研究Si/ sio2界面粗糙度中存在的小单层变化。
In this paper, we present a transmission electron microscopy analysis of novel Ge-on-Si MOSFETs using a JEOL 2010F and an aberration-corrected JEOL 2200FSC. A key feature of these devices is the incorporation of a very thin (~ 1nm) Si passivation layer on top of the Ge virtual substrate, which is partially oxidised to form SiO 2 (~ 0.5 nm) prior to depositing HfO 2 dielectric. We will show that the thin SiO 2 layer is not purely amorphous but has some degree of crystal ordering due to being bonded to crystalline materials. Moreover, we will examine the presence of small monolayer variation in Si/SiO 2 interface roughness.
通过电子能量损失成像研究 p 沟道 SiGe/Si 场效应晶体管结构中的纳米级 Ge 偏析
影响因子：
3.2
作者：
D. Norris;A. Cullis;T. Grasby;E. Parker
通讯作者：
E. Parker
Ge表面钝化的实验与理论研究
DOI：
--
发表时间：
2007
期刊：
影响因子：
--
作者：
M. Houssa;G. Pourtois;B. Kaczer;B. D. Jaeger;F. Leys;D. Nelis;K. Paredis;A. Vantomme;M. Caymax;M. Meuris;M. Heyns
通讯作者：
M. Heyns
薄外延硅薄膜作为 Ge(100) 钝化方法：沉积温度对 Ge 表面偏析和高 k/Ge 界面质量的影响
DOI：
--
发表时间：
2006
期刊：
影响因子：
--
作者：
F. Leys;R. Bonzom;B. Kaczer;T. Janssens;W. Vandervorst;B. D. Jaeger;J. Steenbergen;K. Martens;D. Hellin;J. Rip;G. Dilliway;A. Delabie;P. Zimmerman;M. Houssa;A. Theuwis;R. Loo;M. Meuris;M. Caymax;M. Heyns
通讯作者：
M. Heyns