Benchmarking the Capabilities and Limitations of SAT Solvers in Defeating Obfuscation Schemes

Benchmarking the Capabilities and Limitations of SAT Solvers in Defeating Obfuscation Schemes
复制标题

对 SAT 求解器在击败混淆方案方面的能力和局限性进行基准测试

DOI:
10.1109/iolts.2018.8474189
复制
发表时间:
2018
期刊:
2018 IEEE 24th International Symposium on On-Line Testing And Robust System Design (IOLTS
影响因子:
--
通讯作者:
Sasan, Avesta
Sasan, Avesta
中科院分区:
--
文献类型:
--
作者:
Roshanisefat, Shervin;Thirumala, Harshith K.;Gaj, Kris;Homayoun, Houman;Sasan, Avesta

文献摘要

参考文献

被引文献

相似文献

DOI: 10.1109/aspdac.2017.7858346
发表时间: 2017
期刊: 2017 22nd Asia and South Pacific Design Automation Conference (ASP-DAC)
影响因子: --
作者:
Muhammad Yasin;Bodhisatwa Mazumdar;O. Sinanoglu;Jeyavijayan Rajendran
通讯作者: Muhammad Yasin;Bodhisatwa Mazumdar;O. Sinanoglu;Jeyavijayan Rajendran
SRCLock:用于保护硬件的抗 SAT 循环逻辑锁定
DOI: --
发表时间: 2018
期刊: Proceedings of the 2018 on Great Lakes Symposium on VLSI
影响因子: --
作者:
Roshanisefat, Shervin;Mardani Kmali, Hadi;Sasan, Avesta
通讯作者: Sasan, Avesta
使用阈值电压控制的数字 IP 保护
DOI: --
发表时间: 2016
期刊: IEEE International Symposium on Quality Electronic Design
影响因子: --
作者:
Joseph Davis;Niranjan S. Kulkarni;Jinghua Yang;A. Dengi;S. Vrudhula
通讯作者: S. Vrudhula
LUT-Lock:一种新颖的基于 LUT 的逻辑混淆,用于 FPGA 比特流和 ASIC 硬件保护
DOI: 10.1109/isvlsi.2018.00080
发表时间: 2018
期刊: 2018 IEEE Computer Society Annual Symposium on VLSI (ISVLSI
影响因子: --
作者:
Mardani Kamali, Hadi;Zamiri Azar, Kimia;Gaj, Kris;Homayoun, Houman;Sasan, Avesta
通讯作者: Sasan, Avesta