LUT-Lock: A Novel LUT-Based Logic Obfuscation for FPGA-Bitstream and ASIC-Hardware Protection
LUT-Lock: A Novel LUT-Based Logic Obfuscation for FPGA-Bitstream and ASIC-Hardware Protection
复制标题
LUT-Lock：一种新颖的基于 LUT 的逻辑混淆，用于 FPGA 比特流和 ASIC 硬件保护
DOI：
10.1109/isvlsi.2018.00080
复制
发表时间：
2018
期刊：
影响因子：
--
通讯作者：
Sasan, Avesta
中科院分区：
文献类型：
--
作者：
Mardani Kamali, Hadi;Zamiri Azar, Kimia;Gaj, Kris;Homayoun, Houman;Sasan, Avesta
登录
查看更多内容
DOI：
10.1145/2897937.2898099
发表时间：
2016-06
期刊：
2016 53nd ACM/EDAC/IEEE Design Automation Conference (DAC)
影响因子：
--
作者：
Theodore Winograd;H. Salmani;H. Mahmoodi;K. Gaj;H. Homayoun
通讯作者：
Theodore Winograd;H. Salmani;H. Mahmoodi;K. Gaj;H. Homayoun
具有混合 CMOS-MTJ 的稳健且节能的非易失性可重构逻辑电路
DOI：
10.1109/icemelec.2016.8074566
发表时间：
2016
期刊：
2016 3rd International Conference on Emerging Electronics (ICEE)
影响因子：
--
作者：
Varshine Kolla;T. Nagateja;R. Vaddi
通讯作者：
R. Vaddi
通过低开销混淆在基于 FPGA 的系统中提供强大的比特流保护
DOI：
10.1109/reconfig.2016.7857187
发表时间：
2016
期刊：
2016 International Conference on ReConFigurable Computing and FPGAs (ReConFig)
影响因子：
--
作者：
Robert Karam;Tamzidul Hoque;S. Ray;M. Tehranipoor;S. Bhunia
通讯作者：
S. Bhunia
一种用于实现高吞吐量流水线高级加密标准的容错并行方法
DOI：
10.1142/s0218126616501139
发表时间：
2016
期刊：
J. Circuits Syst. Comput.
影响因子：
--
作者：
Hadi Mardani Kamali;S. Hessabi
通讯作者：
S. Hessabi
DOI：
10.1109/aspdac.2017.7858346
发表时间：
2017
期刊：
2017 22nd Asia and South Pacific Design Automation Conference (ASP-DAC)
影响因子：
--
作者：
Muhammad Yasin;Bodhisatwa Mazumdar;O. Sinanoglu;Jeyavijayan Rajendran
通讯作者：
Muhammad Yasin;Bodhisatwa Mazumdar;O. Sinanoglu;Jeyavijayan Rajendran