课题基金 / 基金详情

Systematischer Entwurfsprozess für Sigma-Delta A/D Umsetzer mit parametrisierbarer Optimierung

Systematischer Entwurfsprozess für Sigma-Delta A/D Umsetzer mit parametrisierbarer Optimierung
具有可参数化优化的 Sigma-Delta A/D 转换器的系统设计流程
批准号:
132607068
负责人:
Professor Dr.-Ing. Wolfgang Mathis
金额:
$0.0万
依托单位国家:
德国
项目类别:
Research Grants
财政年份:
2009
资助国家:
德国
项目状态:
已结题
起止时间:
2008-12-31 至 2014-12-31

项目摘要

项目成果

Professor Dr.-Ing. Wolfgang Mathis的其他基金

相关文献

中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
Analog-Digital Umsetzer gehören zu den grundlegendsten Schaltungskomponenten jeder modernen, mikroelektronischen Schaltung. In letzter Zeit hat dabei der sogenannte Sigma- Delta Umsetzer sowohl im akademischen als auch industriellen Umfeld besonderes Interesse erlangt, da er in neuen Technologien bisher ungeahnte Umsetzraten und Geschwindigkeiten erreicht, und daneben fehlertolerant hohe Auflösungen bei niedrigem Leistungsverbrauch liefert. Das Prinzip des Sigma-Delta (∑∆) Wandlers basiert dabei auf einem Regelkonzept, das durch Filterung den Fehler des Quantisierungsprozesses unterdrückt, und damit eine hohe Auflösung erzielt. Doch während der Entwurf von monolithisch integrierten Filtern seit 3 Jahrzehnten kontinuierliche Fortschritte gemacht hat, basiert der Entwurf von Filtern Im ∑∆ Wandler übenwiegend auf Filterarchitekturen der 70er Jahre, unter anderem der Kaskade von Integratoren. In Publikationen als „neue Filter bezeichnete Architekturen sind meist davon leicht modifizierte Versionen.Dieser Sachverhalt legt nahe, wie dringend eine grundlegende Untersuchung und ein automatisiertes Werkzeug für den optimalen Entwurf von Filtern für ∑∆ Modulatoren sind. Hierbei bezieht sich optimal auf noch näher zu bestimmende Eigenschaften des Gesamtsystems. Das vorgeschlagene Forschungsvorhaben soll bisher vorgestellte Filter für ∑∆ Modulatoren auf ihre grundlegenden Prinzipien des Filterentwurfs reduzieren und die davon ausgehenden Vor- und Nachteile für die Nutzung in Sigma-Delta Wandlern charakterisieren. Ausgehend von typischen Entwurfskriterien für den ∑∆ Umsetzer sollen sodann weitere Filterarchitekturen auf ihren Einsatz im Sigma-Delta Wandler hin untersucht werden. Das darauf aufbauende Ziel ist eine halbautomatische Entwurfsmethode mit parametrisierbarer Optimierung von Filtern für ∑∆ Modulatoren. Im Rahmen dieses Entwurfsprozesses soll die Filterstruktur nicht a priori festgelegt werden oder gar eine Standardisierung der Architektur des Gesamtsystems erfolgen, da dies für den potenziellen Nutzerkreis - Entwicklern von A/D-Umsetzen - nicht hilfreich ist und nicht akzeptiert würde. Der Nutzer des angestrebten Entwurfswerkzeugs soll auch weiterhin seine Prioritäten setzen können, aber mit dem in diesem Vorhaben erforschten Verfahren für diese Prioritäten den optimalen Filter in dem oben genannten Sinne entwerfen können.Die Zusammenführung der Expertisen der Antragsteller auf dem Gebiet der Modellierung und des integrierten Entwurfs von Sigma-Delta A/D Umsetzern (Ortmanns) mit der Signalund Filtertheorie sowie Simulation und Optimierung (Mathis) ermöglicht eine grundlegende und zukunftsweisende Arbeit in dem vorgeschlagenen Forschungsprojekt.
期刊论文(1)
专著(0)
科研奖励(0)
会议论文
A GPU-Accelerated Web-Based Synthesis Tool for CT Sigma-Delta Modulators
用于 CT Sigma-Delta 调制器的 GPU 加速的基于 Web 的综合工具
DOI: 10.1109/tcsi.2013.2289408
发表时间: 2014
期刊: IEEE Transactions on Circuits and Systems I: Regular Papers
影响因子: --
作者: [T. Brückner, C. Zorn, J. Anders, J. Becker, W. Mathis, M. Ortmanns]
通讯作者: M. Ortmanns
Untersuchung systematischer Methoden zur Verringerung der Komplexität von Netzwerkmodellen
  • 批准号:
    139540940
  • 项目类别:
    Research Grants
  • 资助金额:
    $0.0万
  • 财政年份:
    2010
  • 负责人:
    Professor Dr.-Ing. Wolfgang Mathis
  • 依托单位:
Differentialgeometrische Methoden zur Analyse nichtlinearer elektronischer Schaltungen und deren Visualisierung
  • 批准号:
    153232726
  • 项目类别:
    Research Grants
  • 资助金额:
    $0.0万
  • 财政年份:
    2009
  • 负责人:
    Professor Dr.-Ing. Wolfgang Mathis
  • 依托单位:
Zero-Position-Coding-Modulationsverfahren mit separiertem Basisband für dreiphasige Pulswechselrichter
  • 批准号:
    36903435
  • 项目类别:
    Research Grants
  • 资助金额:
    $0.0万
  • 财政年份:
    2007
  • 负责人:
    Professor Dr.-Ing. Wolfgang Mathis
  • 依托单位:
Methoden der Modellordnungsreduktion zur Verlustleistungsreduzierung digitaler signalverarbeitender Audiosysteme
  • 批准号:
    5408246
  • 项目类别:
    Priority Programmes
  • 资助金额:
    $0.0万
  • 财政年份:
    2003
  • 负责人:
    Professor Dr.-Ing. Wolfgang Mathis
  • 依托单位: