Spezialarchitekturen zur Kryptanalyse von RSA und DL-Verfahren sowie Algorithmik für das allgemeine Zahlkörpersieb

Im Rahmen dieses hochgradig interdisziplinären Projekts soll eine technologisch realistische und kostengünstige Spezialmaschine zur Faktorisierung von 1024-Bit-Zahlen entwickelt韦尔登.一个解决方案是使用1024位的RSA测试器，在快速艾伦（z.B.在互联网或银行）eingesetzt wird。这是一个带有传统的Reichweite Rechnern的国家，它是一个专门为特殊硬件设计的氪金时代，它的设计是基于风险很高的技术。在SHARK-Architecture中使用ECM专用硬件，通过模块化和Skalierbarkeit的设计，以及基于传统CMOS技术的设计，可以使设计更加灵活和优化。Hierzu dienen Simulationen des allgemeinen Zahlkörpersiebs und der Hardwarestrukturen von SHARK，aber auch konkrete VHDL-Implementierungen von Teilen der Architektur in FPGA. Ein Ziel des Projekts ist eine zuverläszung Einschätzung der Sicherebookvon RSA sowie der Fähigkeit großer Organisationen，1024-Bit-Zahlen zu faktorisieren.我们将努力在硬件方面取得更好的效果。

Im Rahmen dieses hochgradig interdisziplinären Projekts soll eine technologisch realistische und kostengünstige Spezialmaschine zur Faktorisierung von 1024-Bit-Zahlen entwickelt werden. Eine solche Faktorisierung ermöglicht das Brechen des RSA-Verfahrens mit 1024 Bit, das heutzutage in fast allen Sicherheitsprodukten (z.B. im Internet- oder Bankenbereich) eingesetzt wird. Da dies mit konventionellen Rechnern außer Reichweite ist, gibt es seit einigen Jahren von führenden Kryptologen Vorschläge für Spezialhardware, die allerdings auf sehr riskanten Technologieannahmen basieren. Ausgehend von unseren Vorarbeiten zu ECM-Spezialhardware sowie unserer SHARK-Architektur, die sich durch hohe Modularität und Skalierbarkeit auszeichnet und nur auf konventioneller CMOS-Technologie basiert, wird das Design weiterentwickelt und optimiert. Hierzu dienen Simulationen des allgemeinen Zahlkörpersiebs und der Hardwarestrukturen von SHARK, aber auch konkrete VHDL-Implementierungen von Teilen der Architektur in FPGAs. Ein Ziel des Projekts ist eine zuverlässige Einschätzung der Sicherheit von RSA sowie der Fähigkeit großer Organisationen, 1024-Bit-Zahlen zu faktorisieren. Insbesondere erwarten wir Einsichten in die effiziente Realisierung sehr komplexer Algorithmen in spezieller Hardware.