Spezialarchitekturen zur Kryptanalyse von RSA und DL-Verfahren sowie Algorithmik für das allgemeine Zahlkörpersieb

点击翻译按钮获取中文摘要

Im Rahmen dieses hochgradig interdisziplinären Projekts soll eine technologisch realistische und kostengünstige Spezialmaschine zur Faktorisierung von 1024-Bit-Zahlen entwickelt werden. Eine solche Faktorisierung ermöglicht das Brechen des RSA-Verfahrens mit 1024 Bit, das heutzutage in fast allen Sicherheitsprodukten (z.B. im Internet- oder Bankenbereich) eingesetzt wird. Da dies mit konventionellen Rechnern außer Reichweite ist, gibt es seit einigen Jahren von führenden Kryptologen Vorschläge für Spezialhardware, die allerdings auf sehr riskanten Technologieannahmen basieren. Ausgehend von unseren Vorarbeiten zu ECM-Spezialhardware sowie unserer SHARK-Architektur, die sich durch hohe Modularität und Skalierbarkeit auszeichnet und nur auf konventioneller CMOS-Technologie basiert, wird das Design weiterentwickelt und optimiert. Hierzu dienen Simulationen des allgemeinen Zahlkörpersiebs und der Hardwarestrukturen von SHARK, aber auch konkrete VHDL-Implementierungen von Teilen der Architektur in FPGAs. Ein Ziel des Projekts ist eine zuverlässige Einschätzung der Sicherheit von RSA sowie der Fähigkeit großer Organisationen, 1024-Bit-Zahlen zu faktorisieren. Insbesondere erwarten wir Einsichten in die effiziente Realisierung sehr komplexer Algorithmen in spezieller Hardware.