SBIR Phase I: Processor Architecture for Radically Improved Performance and Energy Efficiency on Sparse Machine Learning

SBIR 第一阶段:从根本上提高稀疏机器学习性能和能源效率的处理器架构

基本信息

  • 批准号:
    1746469
  • 负责人:
  • 金额:
    $ 22.46万
  • 依托单位:
  • 依托单位国家:
    美国
  • 项目类别:
    Standard Grant
  • 财政年份:
    2018
  • 资助国家:
    美国
  • 起止时间:
    2018-01-01 至 2018-09-30
  • 项目状态:
    已结题

项目摘要

The broader impact/commercial potential of this Small Business Innovation Research (SBIR) Phase I project is to expand the capability of modern computer systems to execute machine learning applications and enable new uses of machine learning in the everyday lives of people.  Due to widespread success, machine learning is being applied to automate tasks across most modern businesses.  However, the increasingly computationally complex and data intensive nature of these new problems is rapidly increasing. The scale of current problems stress the computational abilities and memory requirements of modern systems.  The technology to be developed under this Phase I project, will enable computer systems with radically higher performance and energy-efficiency while performing these machine learning tasks.  Enabling efficient machine learning will enable complex tasks to fit within modern mobile devices while simultaneously enabling computers within datacenters to solve increasingly large problems.  Finally, as businesses rush to deploy hardware for machine learning, the underlying algorithms and techniques are rapidly evolving.  The technology to be developed is highly adaptable, enabling high efficiency on current machine learning techniques while mitigating risks for businesses likely to adapt new machine learning algorithms.The proposed project introduces a new hardware architecture for the execution of data and control intensive machine learning workloads.  As machine learning has expanded in use, increasing data sizes have brought about the use of compressed data representations.  However, modern computational devices like microprocessors or graphics processors are highly inefficient when working on problems using these compressed representations due to irregular control and data access patterns.  This Phase I project introduces an adaptable architecture that excels at irregular computing and can dynamically re-allocate resources to hasten execution.  To demonstrate the capabilities of the new architecture, key execution kernels from modern machine learning applications will be adapted and developed to operate on compressed representations.  An existing simulation infrastructure will be extended to model key hardware requirements and gather performance estimations of the newly proposed hardware architectures.  Preliminary estimates demonstrate that multiple factors of improvement in energy efficiency and performance are expected across the key operations of machine learning applications.
这个小型企业创新研究(SBIR)第一阶段项目的更广泛的影响/商业潜力是扩展现代计算机系统执行机器学习应用程序的能力,并使机器学习在人们日常生活中的新用途成为可能。由于广泛的成功,机器学习正在应用于大多数现代企业的自动化任务。然而,这些新问题的计算复杂性和数据密集性日益增加。当前问题的规模强调了现代系统的计算能力和内存需求。在第一阶段项目下开发的技术,将使计算机系统具有更高的性能和能量-实现高效的机器学习将使复杂的任务能够适应现代移动的设备,同时使计算机能够解决越来越大的问题。最后,随着企业急于部署机器学习硬件,底层算法和技术正在迅速发展。要开发的技术具有高度适应性,提高当前机器学习技术的效率,同时降低可能采用新机器学习算法的企业的风险。拟议的项目引入了一种新的硬件架构,数据和控制密集型机器学习工作负载。随着机器学习在使用中的扩展,数据大小的增加带来了压缩数据表示的使用。然而,由于不规则的控制和数据访问模式,像微处理器或图形处理器这样的现代计算设备在使用这些压缩表示处理问题时效率非常低。它擅长不规则计算,可以动态地重新分配资源以加速执行。为了展示新体系结构的功能,现代机器学习应用程序的关键执行内核将被调整和开发,以在压缩表示上运行。现有的仿真基础设施将被扩展,以模拟关键硬件要求,并收集新提出的硬件架构的性能估计。初步估计表明,在机器学习应用程序的关键操作中,预计会有多个提高能效和性能的因素。

项目成果

期刊论文数量(0)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

数据更新时间:{{ journalArticles.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ monograph.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ sciAawards.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ conferencePapers.updateTime }}

{{ item.title }}
  • 作者:
    {{ item.author }}

数据更新时间:{{ patent.updateTime }}

Mitchell Hayenga其他文献

The NoX router
NoX路由器
Pitfalls of ORION-Based Simulation
基于 ORION 的模拟的缺陷
  • DOI:
  • 发表时间:
    2012
  • 期刊:
  • 影响因子:
    0
  • 作者:
    Mitchell Hayenga;Daniel R. Johnson;Mikko H. Lipasti
  • 通讯作者:
    Mikko H. Lipasti

Mitchell Hayenga的其他文献

{{ item.title }}
{{ item.translation_title }}
  • DOI:
    {{ item.doi }}
  • 发表时间:
    {{ item.publish_year }}
  • 期刊:
  • 影响因子:
    {{ item.factor }}
  • 作者:
    {{ item.authors }}
  • 通讯作者:
    {{ item.author }}

相似国自然基金

Baryogenesis, Dark Matter and Nanohertz Gravitational Waves from a Dark Supercooled Phase Transition
  • 批准号:
    24ZR1429700
  • 批准年份:
    2024
  • 资助金额:
    0.0 万元
  • 项目类别:
    省市级项目
ATLAS实验探测器Phase 2升级
  • 批准号:
    11961141014
  • 批准年份:
    2019
  • 资助金额:
    3350 万元
  • 项目类别:
    国际(地区)合作与交流项目
地幔含水相Phase E的温度压力稳定区域与晶体结构研究
  • 批准号:
    41802035
  • 批准年份:
    2018
  • 资助金额:
    12.0 万元
  • 项目类别:
    青年科学基金项目
基于数字增强干涉的Phase-OTDR高灵敏度定量测量技术研究
  • 批准号:
    61675216
  • 批准年份:
    2016
  • 资助金额:
    60.0 万元
  • 项目类别:
    面上项目
基于Phase-type分布的多状态系统可靠性模型研究
  • 批准号:
    71501183
  • 批准年份:
    2015
  • 资助金额:
    17.4 万元
  • 项目类别:
    青年科学基金项目
纳米(I-Phase+α-Mg)准共晶的临界半固态形成条件及生长机制
  • 批准号:
    51201142
  • 批准年份:
    2012
  • 资助金额:
    25.0 万元
  • 项目类别:
    青年科学基金项目
连续Phase-Type分布数据拟合方法及其应用研究
  • 批准号:
    11101428
  • 批准年份:
    2011
  • 资助金额:
    23.0 万元
  • 项目类别:
    青年科学基金项目
D-Phase准晶体的电子行为各向异性的研究
  • 批准号:
    19374069
  • 批准年份:
    1993
  • 资助金额:
    6.4 万元
  • 项目类别:
    面上项目

相似海外基金

Development of MIMO signal processor for analog RoF using optical phase control techniques
使用光相位控制技术开发用于模拟 RoF 的 MIMO 信号处理器
  • 批准号:
    22K14295
  • 财政年份:
    2022
  • 资助金额:
    $ 22.46万
  • 项目类别:
    Grant-in-Aid for Early-Career Scientists
SBIR Phase I: Secure eXtreme Communication : Hybrid Co-Processor Device for IoT Secure Communication
SBIR 第一阶段:安全极限通信:用于物联网安全通信的混合协处理器设备
  • 批准号:
    1747207
  • 财政年份:
    2018
  • 资助金额:
    $ 22.46万
  • 项目类别:
    Standard Grant
SBIR Phase I: Broadband High-Speed RF Spectrum Processor via Intelligent Adaptive Compressive Sensing and Parallel Processing FPGAs
SBIR 第一阶段:通过智能自适应压缩感知和并行处理 FPGA 的宽带高速射频频谱处理器
  • 批准号:
    1345510
  • 财政年份:
    2014
  • 资助金额:
    $ 22.46万
  • 项目类别:
    Standard Grant
SBIR Phase I: Multi-Core Sleep Convention Logic Processor
SBIR 第一阶段:多核睡眠约定逻辑处理器
  • 批准号:
    1315437
  • 财政年份:
    2013
  • 资助金额:
    $ 22.46万
  • 项目类别:
    Standard Grant
SBIR Phase I: Fluidic Processor
SBIR 第一阶段:流体处理器
  • 批准号:
    1113588
  • 财政年份:
    2011
  • 资助金额:
    $ 22.46万
  • 项目类别:
    Standard Grant
SBIR Phase I: TriStar, An Algebraic High Performance Communications Signal Processor
SBIR 第一阶段:TriStar,代数高性能通信信号处理器
  • 批准号:
    0945722
  • 财政年份:
    2010
  • 资助金额:
    $ 22.46万
  • 项目类别:
    Standard Grant
STTR Phase I: Visualization API Enablers for a High-End Fine-Grained Parallel Processor
STTR 第一阶段:高端细粒度并行处理器的可视化 API 启用器
  • 批准号:
    0339489
  • 财政年份:
    2004
  • 资助金额:
    $ 22.46万
  • 项目类别:
    Standard Grant
SBIR Phase I: Efficient Software Implementation for New Peer-to-Peer (NPP) Communications Processor
SBIR 第一阶段:新型点对点 (NPP) 通信处理器的高效软件实施
  • 批准号:
    0232073
  • 财政年份:
    2003
  • 资助金额:
    $ 22.46万
  • 项目类别:
    Standard Grant
SBIR Phase I: Research on Software for a Multisensor/Actuator Parallel Processor Network
SBIR 第一阶段:多传感器/执行器并行处理器网络软件研究
  • 批准号:
    9961417
  • 财政年份:
    2000
  • 资助金额:
    $ 22.46万
  • 项目类别:
    Standard Grant
SBIR Phase II: A 3-D Image Matrix Processor
SBIR 第二阶段:3D 图像矩阵处理器
  • 批准号:
    9628968
  • 财政年份:
    1997
  • 资助金额:
    $ 22.46万
  • 项目类别:
    Standard Grant
{{ showInfoDetail.title }}

作者:{{ showInfoDetail.author }}

知道了