Analog Digital Mixed-Signal Integrated Circuit Architecture based on Integer Theory

(1)緩和DA変換器で正電圧出力のRC低域フィルタをCR広域低域フィルタに置き換えることで正負の両方の極性を出力できる方式を、2進数の2の補数表現の考察から導出した。(2) ユナリ型DA変換器での2次元レイアウト配列の単位セル特性のシステマテックミスマッチの影響を軽減し、スプリアスを低減するための　魔方陣・ラテン方陣・ナイトツアー等の2次元疑似乱数アルゴリズムを適用して効果をシミュレーション検証した。(3) 多角数定理、素数のゴールドバッファ予想に基づくDA変換器構成を考案し、アナログ回路部、デコーダ回路の設計を行い、また素子特性のミスマッチの影響を低減するためのダイナミックマッチング法を考案し、論文にまとめて投稿・掲載された。(4) ユナリ型DA変換器での1次元レイアウト配列の単位セル特性のシステマテックミスマッチの影響を軽減し、スプリアスを低減する回路を小規模で実現する仮想3次元ミスマッチスクランブルリング方式を考案し、シミュレーション検証を行った。(5) ユナリDA変換器での単位セルを並び替え線形性を向上させるアルゴリズムを開発した。(6) 改良ホップフィールド回路網を用い、抵抗をスイッチドキャパシタ回路で置き換えることで小チップ面積で実現できる高速非同期逐次比較近似AD変換器を考案し、シミュレーション検証った。(7) 貴金属比サンプリング技術を開発し、時間デジタイザ回路の線形性自己校正技術、AD変換器のヒストグラム法による評価技術への応用を行い、それぞれ論文を投稿し掲載された。(8) グレイコード出力折り返し型AD変換器を電荷領域構成で容易に実現できる構成を考案した。またその応用としてマルチビット拡張レズリー・サイ型デルタシグマAD変調器を考案し、その性質を明確にした。これらをそれぞれ論文発表を行った。

(1)緩和DA変換器で正電圧出力のRC低域フィルタをCR広域低域フィルタに置き換えることで正負の両方の極性を出力できる方式を、2進数の2の補数表現の考察から導出した。(2) ユナリ型DA変換器での2次元レイアウト配列の単位セル特性のシステマテックミスマッチの影響を軽減し、スプリアスを低減するための　魔方陣・ラテン方陣・ナイトツアー等の2次元疑似乱数アルゴリズムを適用して効果をシミュレーション検証した。(3) 多角数定理、素数のゴールドバッファ予想に基づくDA変換器構成を考案し、アナログ回路部、デコーダ回路の設計を行い、また素子特性のミスマッチの影響を低減するためのダイナミックマッチング法を考案し、論文にまとめて投稿・掲載された。(4) ユナリ型DA変換器での1次元レイアウト配列の単位セル特性のシステマテックミスマッチの影響を軽減し、スプリアスを低減する回路を小規模で実現する仮想3次元ミスマッチスクランブルリング方式を考案し、シミュレーション検証を行った。(5) ユナリDA変換器での単位セルを並び替え線形性を向上させるアルゴリズムを開発した。(6) 改良ホップフィールド回路網を用い、抵抗をスイッチドキャパシタ回路で置き換えることで小チップ面積で実現できる高速非同期逐次比較近似AD変換器を考案し、シミュレーション検証った。(7) 貴金属比サンプリング技術を開発し、時間デジタイザ回路の線形性自己校正技術、AD変換器のヒストグラム法による評価技術への応用を行い、それぞれ論文を投稿し掲載された。(8) グレイコード出力折り返し型AD変換器を電荷領域構成で容易に実現できる構成を考案した。またその応用としてマルチビット拡張レズリー・サイ型デルタシグマAD変調器を考案し、その性質を明確にした。これらをそれぞれ論文発表を行った。