ニアスレッショルド回路の演算効率を最大化する近似コンピューティング基盤の創出

点击翻译按钮获取中文摘要

定格値の半分以下の電源電圧で集積回路を稼働させるニアスレッショルドコンピューティングと、多少の計算誤りを許容する近似コンピューティングを融合させた高効率コンピューティング基盤について、本年度は以下の3課題に取り組んだ。(1) 低電圧領域ではオンチップメモリに部分的な動作故障が発生する。エッジ向け脳型コンピュータアーキテクチャの一種であるHyperDimensional Computingシステムに対して、予め適切な学習を施すことで、動作故障に起因する計算誤りを吸収して推論できることを示した。具体的には、従来手法と比べて推論精度をほぼ落とすことなく電源電圧を約25%下げることができ、結果として消費エネルギーをほぼ半減できることを明らかにした。国際会議で1件、国内研究会で1件の発表を行い、1件の受賞があった。現在、さらなる設計改良を重ね論文誌に投稿している。(2) 集積回路に与えられた要求動作速度を満たしつつ、消費エネルギーを最小化する電源電圧とバックゲート電圧の最適化システムを前年度に設計した。この成果をまとめた内容が論文誌で採択された。65-nmプロセスにおいて、電圧最適化に必要な遅延が1 msから13 usに短縮できた。ミリ秒オーダの応答性が求められる組込システムに適用できる見込みをつけた。(3) ゼロ要素を多く処理する応用を前提に、ゼロを記憶したビットセルを検知し、自律的に当該セルにパワーゲーティングを施すスタンダードセルメモリ構造を提案した。ゼロを記憶したビットセルのみにパワーゲーティングを行うため、オンチップメモリとしての機能性を損なわずにリーク電力を削減できる。55-nmプロセスでの実験の結果、オンチップメモリにほぼゼロが書き込まれる場合、すべて1が書き込まれる時と比較して、33%のリーク電力を削減できることを示した。国際会議にて1件の発表を行った。