权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Scientific research on carbon nanotube-based analog integrated circuits with stretching ability

基于碳纳米管的具有拉伸能力的模拟集成电路的科学研究

基本信息

批准号：
20H00243
负责人：
大野雄高
金额：
$ 28.79万
依托单位：
Nagoya University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (A)
财政年份：
2020
资助国家：
日本
起止时间：
2020-04-01 至 2024-03-31
项目状态：
已结题

项目摘要

ウェアラブルセンサデバイス実現のために必須のアナログ集積回路の実現を目指し、CNTアナログ集積回路の設計・プロセスの学理と技術基盤の構築を目的とし研究を推進している。特に、CNT TFTの特性ばらつきを含めた精密デバイスモデルを構築し、CNTアナログ集積回路の設計指針を明らかにし、その可能性を明らかにすること、さらに、ウェアラブルデバイス応用を視野に入れ、新たに局所歪み制御という独自技術を導入することにより、動的な表面にも設置可能な伸縮するCNT集積回路を実現することを目標としている。昨年度までに、センサデバイスで最も重要なアナログ回路であるアナログフロントエンド回路をカーボンナノチューブで初めて実現するなど、本研究課題のおおよその目標を達成している。本年度は、当初計画にないがCMOSに基づく低消費電力アナログ回路の実証に挑戦し、新規のばらつき抑制回路を提案するなどの成果を挙げている。まず、CMOS素子の低消費電力化を目指し、pMOS, nMOSにおける少数キャリア伝導の抑制を目指した。独自の背面露光と斜め蒸着法を組み合わせた自己整合プロセスにより、非対称ゲート構造を形成する技術を考案・実現し、少数キャリア伝導の減少を確認した。作製したCMOSデバイスについてモデリングを行い、CMOSアナログ集積回路の設計基盤を構築した。特に、素子ばらつきの影響を抑制する新たな増幅回路を考案し、その有効性を回路シミュレーションから明らかにするなど、カーボンナノチューブCMOSアナログ回路設計の基盤技術の構築を進めた。

The research on the design, theory and construction of CNT integrated circuits is being carried out. In particular, CNT TFT characteristics, including the precision of the device, the construction of CNT TFT integrated circuit design guidelines, the possibility of the use of the field of vision, the introduction of new technology, the introduction of independent technology The CNT aggregation loop is configured to expand and contract on a moving surface. Last year, the most important part of the research project was the realization of the research project and the goal of this project was achieved. This year, the results of the implementation of the CMOS based low power consumption switching circuit and the proposal of the new switching circuit were reviewed. The low power consumption of CMOS elements, pMOS, nMOS, and a small number of emission control indicators The technology of self-integration, integration Design base for CMOS integrated circuits In particular, to suppress the influence of the element, the new amplitude loop design, the effective loop design and the construction of the substrate technology