Analog-Digital Mixed Signal Reconfigurable System for Machine Learning to Analog Signal

用于机器学习模拟信号的模数混合信号可重构系统

• 批准号: 18K11223
• 负责人: NAKATAKE SHIGETOSHI
• 金额: $ 2.75万
• 依托单位: The University of Kitakyushu
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2018
• 资助国家: 日本
• 起止时间: 2018-04-01 至 2021-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-18K11223/
• 关键词: センサノード; 機械学習ハードウェア; パーセプトロン回路; ニューラルネットワーク; アナログ・デジタル混在回路; 機械学習; アナログ・パーセプトロン回路; DACベース乗算器; 低電力ニューラルネットワーク回路; 低電力ニューラルネットネットワーク回路; アナログ再構成システム; アナログ・パーセプトロン; 生体センシング

项目成果

An Impedance Measurement of Intravesical Urine Volume Appropriate to Seated Posture

适合坐姿的膀胱内尿液量的阻抗测量

• 发表时间: 2019
• 期刊: Proceedings of IEEE APCCAS2019
• 作者: Ryosuke Sakai;Shigetoshi Nakatake
• 通讯作者: Shigetoshi Nakatake

On-chip resistance configuration by subthreshold MOSFET-array for ultra weak current sensing

通过亚阈值 MOSFET 阵列进行片上电阻配置，实现超弱电流感应

• 发表时间: 2019
• 期刊: Proceedings of IEEE APCCAS2019
• 作者: Xinghuai Zhang;Shigetoshi Nakatake
• 通讯作者: Shigetoshi Nakatake

アナデジ混在パーセプトロン回路におけるDAC型乗算回路に関する検討

模数混合感知电路中DAC型乘法器电路的研究

• 发表时间: 2019
• 作者: 野口仁一郎・中武繁寿

Approximate Decomposition of Multi-output LUTs under Acceptable Error Tolerance

可接受误差容限下多输出 LUT 的近似分解

• 发表时间: 2021
• 期刊: Proceedings of SASIMI2021
• 作者: Xuechen Zang;Shigetoshi Nakatake;Hiroyuki Kozutsumi;Mitsunori Katsu;Shoichi Sekiguch
• 通讯作者: Shoichi Sekiguch

Approximate Computing in Memory with PLA-based Reconfigurable Decoder

使用基于 PLA 的可重构解码器在内存中进行近似计算

• 发表时间: 2018
• 作者: 谷口秀夫，佐藤将也，河辺誠弥，横山和俊;Nobuyuki Yahiro and Shigetoshi Nakatake
• 通讯作者: Nobuyuki Yahiro and Shigetoshi Nakatake