ディジタルファジィプロセッサと32ビットパソコンによるファジィコンピュ-タの試作

点击翻译按钮获取中文摘要

これまで報告されてきたファジィ制御の産業界での実用化事例の殆どは、マイクロコンピュ-タ上でファジィ制御用のソフトウェアを走らせる方法を取っており、ロボットや乗物などの高速制御を行なおうとすると、推論処理速度の点で対応が困難になる、そこでファジィ制御用ハ-ドウェアとして、特にチップレベルでの開発が切望されてきていた。ファジィチップに関しては、いくつかのものが既に提案され、または開発されてきている。それらはファジィ推論を汎用的に処理することを目的としたものであるが、ハ-ドウェアの制約上、例えばファジィ推論の合成規則演算方式をMAX/MIN法等に、非ファジィ化手法を重心法等に限定しなければならず、更に、例えばル-ル数の増加に対してもハ-ドウェアを追加するか、処理速度の低下を招かざるを得なかった。このような諸問題の解決を目的として、本研究では、仮想ペ-ジング方式ファジィチップの研究が行なわれてきた。その方式の有効性を確認するために、試作機を作成したところ、前述の制約から解放され、チップ当りの設定ル-ル数無制限などを実現すると共に、ファジィ推論結果を毎秒6百万回得ることが出来るという処理速度を実現し、更に毎秒6千万回以上のファジィ推論への見通しを得ることができた。さらに、このようなファジィ推論チップの開発を支援するために、本研究で開発したファジィ開発ステ-ションは、大きく分けて、ホストコンピュ-タと開発支援ソフトおよび拡張通信ボ-ド、それにFEBNとFCASと称する分離型ファジィコントロ-ラにより構成されている。しかも、ファジィ開発ワ-クステ-ションには、仮想ペ-ジング方式を採用した特定用途ファジィチップと信号互換のエミュレ-タが付属しており、チップの開発環境として利用するほか、汎用ファジィコントロ-ラとしても使用可能である。