Logic threshold voltage stabilization in silicon carbide integrated circuits within a wide temperature range

点击翻译按钮获取中文摘要

高温・高圧・高放射線環境下などの厳環境で動作する集積回路は石油・ガスの掘削作業、惑星探索、エンジン燃焼室の燃費向上など様々な応用先が存在する。ワイドギャップ半導体である炭化ケイ素（SiC）による集積回路の作製が期待されているが、Si集積回路の構成デバイスであるCMOSをSiCで作製すると、閾値電圧が大きく変動するなど実用化に大きな課題がある。本研究では、集積回路の構成デバイスとして接合型トランジスタ（JFET）を使用することでCMOSが抱える信頼性の問題を回避し、厳環境動作可能なSiC集積回路の開発を目指す。材料科学・電子デバイス工学的観点から室温-400℃の超広温域において論理閾値電圧の変動を抑えた相補型素子作製の基盤技術を開発することを目的としている。本年度は、相補型JFET回路の論理閾値電圧変動抑制に有効と考えられるSiC中の深いドナー探索を行った。先ず、深いドナーの候補としてAs、Sb、S、Oに着目し、イオン注入層を形成した。活性化アニール前後の深さ方向プロファイルの比較により、As、Sb、Sは熱拡散が生じないことがわかった。Oは熱拡散が生じ、デバイス設計に不利であることがわかった。さらに、Hall効果測定用試料を作製し、キャリア密度を調べた結果、As、Sbはイオン化エネルギーが60 meVの浅いドナー、S、Oは340、900 meVの深いドナーであることが分かった。熱処理による安定性とイオン化エネルギーを考慮し、SがCJFET応用に最適な深いドナーであると判断した。さらに、SドープSiC層の物性評価のため、様々なドーピング密度を有するSドープSiC層を作製した。SドープSiCの移動度はNドープSiCの移動度よりも高いことを示し、その原因としてSの活性化エネルギーが大きいためイオン化不純物散乱の寄与が小さいことを明らかにした。