Logic threshold voltage stabilization in silicon carbide integrated circuits within a wide temperature range

宽温度范围内碳化硅集成电路的逻辑阈值电压稳定性

• 批准号: 21K14209
• 负责人: 金子 光顕
• 金额: $ 2.91万
• 依托单位: Kyoto University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Early-Career Scientists
• 财政年份: 2021
• 资助国家: 日本
• 起止时间: 2021-04-01 至 2024-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-21K14209/
• 关键词: 炭化ケイ素; 電界効果トランジスタ; 論理回路; 閾値電圧; イオン注入; 厳環境; 接合型電界効果トランジスタ; 深いドナー

高温・高圧・高放射線環境下などの厳環境で動作する集積回路は石油・ガスの掘削作業、惑星探索、エンジン燃焼室の燃費向上など様々な応用先が存在する。ワイドギャップ半導体である炭化ケイ素（SiC）による集積回路の作製が期待されているが、Si集積回路の構成デバイスであるCMOSをSiCで作製すると、閾値電圧が大きく変動するなど実用化に大きな課題がある。本研究では、集積回路の構成デバイスとして接合型トランジスタ（JFET）を使用することでCMOSが抱える信頼性の問題を回避し、厳環境動作可能なSiC集積回路の開発を目指す。材料科学・電子デバイス工学的観点から室温-400℃の超広温域において論理閾値電圧の変動を抑えた相補型素子作製の基盤技術を開発することを目的としている。本年度は、相補型JFET回路の論理閾値電圧変動抑制に有効と考えられるSiC中の深いドナー探索を行った。先ず、深いドナーの候補としてAs、Sb、S、Oに着目し、イオン注入層を形成した。活性化アニール前後の深さ方向プロファイルの比較により、As、Sb、Sは熱拡散が生じないことがわかった。Oは熱拡散が生じ、デバイス設計に不利であることがわかった。さらに、Hall効果測定用試料を作製し、キャリア密度を調べた結果、As、Sbはイオン化エネルギーが60 meVの浅いドナー、S、Oは340、900 meVの深いドナーであることが分かった。熱処理による安定性とイオン化エネルギーを考慮し、SがCJFET応用に最適な深いドナーであると判断した。さらに、SドープSiC層の物性評価のため、様々なドーピング密度を有するSドープSiC層を作製した。SドープSiCの移動度はNドープSiCの移動度よりも高いことを示し、その原因としてSの活性化エネルギーが大きいためイオン化不純物散乱の寄与が小さいことを明らかにした。

The integrated circuit operates under high temperature, high pressure and high radiation environment. It is used for oil drilling, satellite exploration and combustion chamber fuel cost improvement. The operation of silicon integrated circuits in semiconductor is expected to be improved. The structure of silicon integrated circuits is expected to be improved. The operation of CMOS in SiC is expected. The threshold voltage is changed. This study aims to solve the problem of CMOS reliability and environmental behavior of SiC integrated circuits. Materials Science, Electronics and Engineering: From Room Temperature to 400 ℃, From Logic Threshold Voltage to Motion, From Phase Complementary Element Manufacturing to Substrate Technology This year, the logic threshold voltage variation of the complementary JFET circuit is suppressed. As, Sb, S and O are the candidates for implantation. A comparison of the deep and deep directions before and after the activation of As, Sb and S is made. O hot For the determination of Hall effect, the sample was prepared, the density was adjusted, and the results were as follows: As, Sb, O, 340, 900 meV. Heat treatment stability, heat treatment, heat treatment, heat treatment. In addition, the physical properties of the SiC layer are evaluated, and the density of the SiC layer is determined. The mobility of SiC is higher than that of SiC. The reason for this is that S is activated and impurities are scattered.

项目成果

Lateral spreads of ion-implanted Al and P atoms in silicon carbide

• DOI: 10.35848/1347-4065/abf13d
• 发表时间: 2021-05-01
• 期刊: JAPANESE JOURNAL OF APPLIED PHYSICS
• 影响因子: 1.5
• 作者: Jin, Qimin;Nakajima, Masashi;Kimoto, Tsunenobu
• 通讯作者: Kimoto, Tsunenobu

Carrier Trapping Effects on Forward Characteristics of SiC p-i-n Diodes Fabricated on High-Purity Semi-Insulating Substrates

载流子捕获对高纯半绝缘衬底上 SiC p-i-n 二极管正向特性的影响

• DOI: 10.1109/ted.2022.3154673
• 发表时间: 2022
• 期刊: IEEE Transactions on Electron Devices
• 影响因子: 3.1
• 作者: Takahashi Katsuya;Tanaka Hajime;Kaneko Mitsuaki;Kimoto Tsunenobu
• 通讯作者: Kimoto Tsunenobu

Anomalously high electron mobility in S-implanted n-type SiC

注入 S 的 n 型 SiC 具有异常高的电子迁移率

• 发表时间: 2022
• 作者: T. Matsuoka;M. Kaneko;and T. Kimoto
• 通讯作者: and T. Kimoto

SiC Complementary Junction Field-Effect Transistor Logic Gate Operation at 623 K

• DOI: 10.1109/led.2022.3179129
• 发表时间: 2022-07-01
• 期刊: IEEE ELECTRON DEVICE LETTERS
• 影响因子: 4.9
• 作者: Kaneko, M.;Nakajima, M.;Kimoto, T.
• 通讯作者: Kimoto, T.

Nearly Ideal Breakdown Voltage Observed in Lateral p-i-n Diodes Fabricated on a SiC High-Purity Semi-Insulating Substrate

在 SiC 高纯度半绝缘基板上制造的横向 p-i-n 二极管中观察到接近理想的击穿电压

• DOI: 10.1109/ted.2023.3245998
• 发表时间: 2023
• 期刊: IEEE Transactions on Electron Devices
• 影响因子: 3.1
• 作者: Kaneko M.;Tsibizov A.;Kimoto T.;Grossner U.
• 通讯作者: Grossner U.