クラウドFPGAにおける限界性能に達するセキュア高機能暗号回路の開発

点击翻译按钮获取中文摘要

クラウド上で利用可能な大規模FPGAの限界性能に達する超高性能暗号コアの開発を行っている。先行研究の実装の多くはなるべく小さな回路で高性能を達成しようとしているが、これらの実装はクラウド上のFPGAには不適切である可能性がある。特に暗号コア設計では、専用の乗算器プリミティブであるDSPリソースを有効に使うことが重要になるが、先行研究はなるべくDSPを使わない方針を採っており非効率である。本研究では大量のDSPプリミティブを利用した超高速剰余乗算器を設計し、DSPリソース内の機能を最大限活用することで限界性能に近い600 MHzで動作させることに成功した。提案した剰余乗算器のスループットは188 Gbpsに達し、これは先行研究比で数十倍高速である。また提案手法は大量の回路を消費する一方で回路規模当たりのスループットも先行研究の数倍を達成しており、コストパフォーマンスの良い実装であることがわかった。さらに提案乗算器を使ったペアリング暗号コアを設計し、剰余乗算器以外に必要となる剰余加算器などを慎重に設計することで、約500 MHzという周波数で動作する暗号コアを設計できた。スループットは先行研究比で数倍から10倍を達成しており、回路規模当たりのスループットも数倍から数十倍となった。これらの結果を2023年1月に国内のシンポジウムで発表し、その後国際会議に投稿したが棄却となった。現在別の国際会議に投稿中である。