新世代FPGAを利用した教材開発

使用新一代 FPGA 进行教材开发

• 批准号: 15H00287
• 负责人: 八幡 和志
• 金额: $ 0.38万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Scientists
• 财政年份: 2015
• 资助国家: 日本
• 起止时间: 2015 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-15H00287/
• 关键词: 教材・カリキュラム開発; デジタル回路; FPGA

本研究の目的は、物理学実験の教育、研究で用いるField Programmable Gate Array (FPGA)を用いた装置開発者を育成するための教材、カリキュラムのアップデート開発である。Xilinx 社のFPGAは-7世代でADコンバーターの内蔵や、CPU(ARMコア)とのSystem on a chip (SoC)が投入されるなど、大きくアーキテクチャーが変わった。また、開発環境もISEからVivadoに世代交代することでハードウェア記述言語(HDL)のみならず、C/C++言語による高位合成など、回路設計手法の選択肢が増えた。従来のFPGA講習会のカリキュラムは、記憶形成、学習定着プロセスを考慮したアクティブラーニングの手法を取り入れながら、実践を通してブラッシュアップしてきた。これに対して、本研究では、Vivadoを使ってVerilogHDLとC言語により、従来のカリキュラムを新しいFPGAボード、Nexys-4 (Artix-7)でトレースしたり、希望した学生に内蔵CPUコアと外部インターフェースを使った回路を指導したりすることで技術を導入し、評価した。これらの結果、以下の成果が得られた。1) 講習会カリキュラムは、上手く機能している学習プロセスを崩さない範囲で、以下の様にアップデートした。a) IPを使ったADコンバーターを取り入れた。これにより、物理実験で必要なAD、DA、TD、DT変換が揃い、より実践的になった。b) C言語的な10進数表現を取り入れ、DSPを使うことで、学習者に分かり易くするとともに、並列計算機としての使用例を含めた。2) 組込CPUとこれを利用した外部インターフェースについては、a) ソフトコアの組込CPUについては、学ぶ労力に比して回路のパフォーマンスが上がらないので、SoCのハードコア組込CPUの方が教育、研究に有利である。b) SoCを利用するには、従来は、CPUとFPGA、両方の設計が必要だったが、最新の開発環境SDSoCを利用することで、C言語だけで統合的に開発できることが分かった。ことにより、科研費のテーマを超えるが、SDSoCとSoCを使用する教材の開発を開始した。

The purpose of this study is to develop teaching materials and tools for Field Programmable Gate Array (FPGA) device developers in physics education and research. Xilinx's FPGAs are built into the 7th generation, CPU(ARM) and System on a chip (SoC) are put into operation. The development environment, ISE, Vivado, generation accounting, high level synthesis, and loop design techniques have increased. The FPGA workshop in the future will focus on memory formation, learning, and positioning. In this study, Vivado enables Verilog HDL and C speech, and provides guidance on new FPGA technologies, Nexys-4 (Artix-7), and students 'internal CPU technologies. The following results were obtained. 1)The workshop will be held in Beijing, China. a) IP is used to extract information. AD, DA, TD, DT are required for physical and physical purposes. b) Decimal representation of C speech is included, DSP is used, learner is used, parallel computer is used. 2)The CPU of the SoC is better for education and research than the CPU of the SoC. The CPU of the SoC is better for education and research. b) SoC utilization, CPU, FPGA, and square design are necessary components, and the latest development environment SDSoC utilization, C language, and integrated development are necessary components. The development of SDSoC

项目成果

新世代FPGAを用いたデジタル回路教材開発(ⅠⅠ)

利用新一代FPGA的数字电路教材开发（ⅠⅠ）

• 发表时间: 2016
• 作者: 坂江 隆志;花岡 庸一郎;大辻 賢一;坂江 隆志;古宇田 大介;古宇田 大介;古宇田 大介;本上亮典;本上亮典;小張 朝子;小張 朝子;小張 朝子;大沼 康平;八幡 和志
• 通讯作者: 八幡 和志

新世代FPGAを用いたデジタル回路教材開発

采用新一代FPGA的数字电路教材开发

• 发表时间: 2015
• 作者: 坂江 隆志;花岡 庸一郎;大辻 賢一;坂江 隆志;古宇田 大介;古宇田 大介;古宇田 大介;本上亮典;本上亮典;小張 朝子;小張 朝子;小張 朝子;大沼 康平;八幡 和志;八幡 和志;八幡 和志;八幡 和志
• 通讯作者: 八幡 和志

新世代FPGA教材開発とアクティブ・ラーニング

新一代FPGA教材开发与主动学习

• 发表时间: 2015
• 作者: 坂江 隆志;花岡 庸一郎;大辻 賢一;坂江 隆志;古宇田 大介;古宇田 大介;古宇田 大介;本上亮典;本上亮典;小張 朝子;小張 朝子;小張 朝子;大沼 康平;八幡 和志;八幡 和志;八幡 和志;八幡 和志;八幡 和志
• 通讯作者: 八幡 和志

FPGA教材・カリキュラムの開発と学生実験、技術講習会

FPGA教材/课程开发、学生实验、技术研讨会

• 发表时间: 2016
• 作者: 坂江 隆志;花岡 庸一郎;大辻 賢一;坂江 隆志;古宇田 大介;古宇田 大介;古宇田 大介;本上亮典;本上亮典;小張 朝子;小張 朝子;小張 朝子;大沼 康平;八幡 和志;八幡 和志
• 通讯作者: 八幡 和志

新世代FPGAを用いたデジタル回路教材、カリキュラムの更新

使用新一代 FPGA 更新数字电路教材和课程

• 发表时间: 2016
• 作者: 坂江 隆志;花岡 庸一郎;大辻 賢一;坂江 隆志;古宇田 大介;古宇田 大介;古宇田 大介;本上亮典;本上亮典;小張 朝子;小張 朝子;小張 朝子;大沼 康平;八幡 和志;八幡 和志;八幡 和志
• 通讯作者: 八幡 和志