再帰的復号法の研究とそのVLSI向き最適化

点击翻译按钮获取中文摘要

最小重みトレリスダイアグラムについての復号手続きに再帰的最ゆう復号法の手法を用い,それを逐次的に繰り返す復号アルゴリズムを開発した.計算機を用いて復号のシミュレーションを行い,複雑度が低くかつ復号誤り確率が最ゆう復号とほとんど差がないことを示した.再帰的最ゆう復号法の基本アルゴリズムを種々の復号アルゴリズムに適用し,VLSIチップ上に実装することを考慮したアルゴリズムの最適化を行った.VLSIチップ上に実装するためには復号器に必要な全加算器の個数を減らすことが重要である.アナログ値である受信信号を量子化するときのビット数を小さくすれば,明らかに必要な全加算器の個数は減らせるが復号誤り確率は増加する.新たに,復号中に行う演算の精度も制御する手法を提案することで全加算器の個数と復号誤り確率のトレードオフの選択の幅を従来より拡大した.復号器のシミュレーションを行うプログラムを開発し,上記のトレードオフを詳細に評価した結果,量子化時の閾値を適当に選択することで全加算器の個数と復号誤り確率のトレードオフについて優れた復号器の幅広い選択が可能になった.畳込み符号について数ステップのシンボルをまとめ,これに再帰的最ゆう復号法を適用した.再帰的最ゆう復号法では,演算の総回数が小さいセクション分割を選ぶことが重要であるが,畳込み符号の場合はさらに逐次的に復号可能なセクション分割を採用することが重要である.実用的な畳込み符号はすべて,逐次的に復号可能であるような制限されたセクション分割から探索するだけで全てのセクション分割のうちでも最小の総演算回数となるセクション分割が得られることを証明した.このとき,復号複雑度も従来法より低減されていることを示した.