並列プロセッサにおけるプログラムの最適化に関する研究

点击翻译按钮获取中文摘要

近年におけるハイパフォーマンスコンピュータ技術において、レジスタは不足しがちな資源であり、レジスタの値を一時的に退避させるための最適化技術の必要性は高まっている。また、命令レベルの並列性を最大限に活用するために、レジスタをできるだけ利用したコードスケジューリングを行なわなければならない。本研究では、コードスケジューリング時にスピルコードを使って必要なレジスタ数を減らすための手法について検討している。本年度には、命令実行の先行制約とプロセッサの資源制約の両方を考慮した命令の実行タイミングの解析情報を利用し、プログラム内の命令の生存区間を予測する方式を提案した。その予測情報をもとに、スケジューリング時にレジスタ不足が生じたときに、レジスタ再利用および、レジスタ退避によるプログラムへの影響を動的に計算し、レジスタ不足を解消することができる。実験では、スピルコードの使用によるプログラムへの影響を定量的に評価した結果、プログラムの実行時間を大幅に短縮することに成功した。また、その他に、VLIWと呼ばれる次世代プロセッサにおけるソフトウェアパイプラインリングのためのレジスタ退避手法についても提案した。提案する手法においては、ループプログラムの変数全体をスピリングの対象として考慮し、そのうち最適の変数を選び,ループ全体の実行時間を増やさずにレジスタ退避を行なう。従来の方式に比べると、マシンの空きリソースを十分利用することが可能となる。これらの成果の一部は、電気通信情報学会英文論文誌に1編、国際会議の論文集に3編(いずれも審査有り)、情報処理学会ハイパフォーマンスコンピューティング研究会の論文集に3編の計7編の論文として発表している。今後、提案した方式をより多くのベンチマークプログラムについて評価し、次世代プロセッサ用コンパイラに実装していくつもりである。