权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

プログラム・スライシングに基づくハードウェア設計記述支援環境

基于程序切片的硬件设计描述支撑环境

基本信息

批准号：
09780294
负责人：
岩井原瑞穂
金额：
$ 1.34万
依托单位：
Kyushu University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Encouragement of Young Scientists (A)
财政年份：
1997
资助国家：
日本
起止时间：
1997 至 1998
项目状态：
已结题

项目摘要

ハードウェア記述言語とは,ディジタルシステム設計における仕様記述,設計倹証のためのシミュレーション,論理回路合成など,種々の目的に用いられている,いわばハードウェアの高級言語である.現在の複雑化したマイクロプロセッサ開発においては,ハードウェア記述言語は必要不可欠なものとなってきでいる.今後ハードウェア記述言語のソース形式による設計資産の蓄積が増大するため,これらの設計検証・保守・再利用は重要な問題となると思われる.ソフトウェア工学の分野では,これらの問題に対し,プログラムスライシング(以下,単にスライシング)と呼ばれる手法に基づく研究が多くなされている.ハードウェア記述言語においては,プログラムスライシングは,例えば「マイクロプロセッサの記述から,ADD命令を実行するために必要な記述をのみを抽出する」という機能になり,形式的検証やテスト生成,保守・再利用のような幅広い応用が可能である.本研究は,スライシング・アルゴリズムの開発を行ない,その理論的性能を明らかにし,またこのアルゴリズムを実装したハードウェア設計記述支援環境を構築することである.本年度は本研究の最終年度にあたり,これまでに開発したスライシング・アルゴリズムの実装を進め,評価を行なった.[依存解析手法の開発]標準的ハードウェア記述言語VHDDLについで,その構文およびsignalの遅延の意味を考慮して,適切な依存関係をいくつか定義し,その・依存関係に基づいてスライスを定義する.そして,そのスライスを計算するアルゴリズムを完成し,正当性および効率性の証明を行なった.[スライシング・ツールの実装]上記アルゴリズムをワークステーション上に実装を行なった.[スライシング・ツールの評価]上記ツールを用いて,実際のハードウェア記述に適用して,以下の評価を行なった.(a)スライス計算間,およびスライスによる設計縮小効果を調ベるために,(B)記述行数と(c)論理合成結果の回路サイズの減少割合.以上の結果,実用的時間で設計縮小効果のあるスライスが計算できることを示した.

A description of the language, a description of the design, a description of the design. Now the complex transformation of the language is necessary to describe the language. In the future, the accumulation of design assets will increase in the form of descriptive language, and the design of evidence, conservation and reuse will be important issues. The division of engineering in the field of software development is based on the study of the basic methods of software development. For example,"Description of the service, ADD command execution, necessary description, extraction," function, form of identification, test generation, conservation, reuse, amplitude, use possibility. This study aims to establish a design support environment for the development and implementation of the system and its theoretical performance. This year is the final year of this study, and the development and evaluation of the project are progressing. [Development of Dependency Resolution] Standard definition of VHDDL, structure and signal delay, definition of appropriate dependencies, definition of basis for dependencies. In addition, the calculation of the number of cases is completed, and the justification of the validity and effectiveness is proved. [ [Review] The above notes are applicable to the actual situation, and the following comments are applicable. (a)(B) Description of the number of rows (C) Reduction of the number of loops resulting from logical synthesis. The above results show that the design time is reduced.