高速・低電力電流モード多値算術演算VLSI回路の試作

点击翻译按钮获取中文摘要

センサフィードバックが密な計測制御システムや知能ロボットシステム、情報通信システムなどのマルチメディア応用知能システムを実現するためには、処理の高速応答性はもちろん、移動体に高性能VLSIチップを内蔵させるため、実現するVLSIチップには低消費電力性が必要不可欠となる。本研究では上記の高速性と低消費電力性を同時に満たす回路方式の1つとして、2線式電流モード多値回路方式に着目し、具体的な多値基本回路の設計と試作を行う。また、これを算術演算回路へ応用した際について、その性能を評価することを目的とする。以下に、本年度の研究成果を取りまとめる:(1)チップ試作サービスによる高速・低電力電流モード多値基本回路の試作:前年までに考案した電流モード多値基本演算回路のネットリストを、フルカスタムVLSI試作サービスへ渡し、チップの試作を行った。(2)試作チップの動作試験:テストボード上にて、試作チップの基本動作を確認した。また、回路シュミレーション結果と比較し、より高性能化達成のため提案回路構成の改良を行った。具体的には、複数の電源電圧を使用することにより、さらに高速性と低消費電力性の点で優れた電流モード多値回路が構成できることを明らかにした。(3)2線式電流モード多値回路技術を活用した適用分野拡大に関する考察:提案の2線式電流モード多値回路方式は、高速化・低電力化を達成できる技術としてのみならず、セルフチェッキング回路や非同期制御回路等へ容易に拡張できることを見出した。今後はこれらの技術とも融合させて、算術演算システムのみならず、高性能VLSIシステム全般に幅広く活用できることが期待できる。なお以上の研究成果は、多値論理研究で世界で最も権威のある国際会議、IEEE Int.Symposium on Multiple-Valued Logicにて2000年5月末に発表予定である。