超並列多値連想メモリに関する研究

点击翻译按钮获取中文摘要

本研究ではまず、提案する多値連想メモリ(CAM)の仕様化を行った。すなわち、多値CAMで行う数値データ処理を分類し、知能情報処理に不可欠であると考えられる演算として「数値の大小比較演算」に特定し、これをできるだけ高速に実行できるCAMの構成を設計仕様とした。通常のCAMではマスク付き一致・不一致の検出は容易に高並列化可能であるが、数値の大小比較やソーティング等の演算は直列的に実行されているため、この演算をできるだけ高速に実行する新しい演算アルゴリズムと新しいハードウェア構成を検討することは極めて重要である。アルゴリズムレベルでの高性能化として、本研究では「情報の多値符号化表現」を活用することにより、大小比較すべきデータの桁数を減少させた。また、各CAMセルでの大小比較結果を適宜取りまとめることにより、n桁の多値データに対する大小比較演算をnステップで実行させることに成功した。ハードウェアレベルでの高性能化として、本研究では多値CAMをできるだけコンパクトに実現することで単位面積当たりの演算能力を高める方法を検討した。まず、コンパクトなCAMセルを実現するためにCAMセル自体の演算機能をできるだけ簡易なものにすることを考察した。具体的には、CAMセルアレー外部で共通に入力信号の変換を行うことにより、CAMセル内部では「単純なしきい演算機能」と「多値記憶機能」のみを実現すればよいことを見出した。さらに、フローティングゲートMOSトランジスタを活用することにより、CAMセルがこのトランジスタ1個のみで実現できることを明らかにした。なお、上記の研究成果は、最先端集積回路研究で最も権威のあるISSCC '97 (1997年2月)で発表されるなど、国内外の関連分野の研究者から高く評価された。