Development of a high-speed and ultra-low-power die-hard logic LSI fundamental technology for IoT applications

電力消費の増大によるAI（artificial intelligence）ハードウェア実現の壁を克服し，さらなる性能向上（エネルギー効率の向上）を達成してIoT（Internet-of-Things）応用展開をより一層推進するためには，従来型同期式ディジタルCMOS回路技術一辺倒でなく，不揮発記憶素子を用いた不揮発性ロジックや非同期式ロジックなどポストCMOSロジックを併用し，CMOSロジックの優位性（広い動作マージンを有する安定動作）との相乗効果を追求するアプローチが重要である．本課題では，ポストCMOSロジックによる高速・超低消費電力性を生かしつつ，そのLSI実装上不可欠な製造ばらつき等に対する正常動作を補償する頑健な回路技術の基盤を開発する．特に，IoT応用として社会実装するためには，実世界環境への適用性が必須となる．そのため，実世界環境の変化に応じて回路動作が自律的に最適化できるダイ・ハードな回路技術の基盤技術を構築することを目的としている．この研究課題の遂行へ向けた本年度の具体的な取組として，以下の研究項目に着手した．１）まず，非同期式回路などポストCMOS回路に関して，先端的なLSI製造技術動向も見据えた課題抽出を行った．２）また，ポストCMOS回路の動作ばらつきの実態調査とはらつき補正機能回路のモデル化を行った．具体的には，トランジスタの重要なパラメータである「しきい値電圧」について，そのばらつきの影響が顕著な典型的回路構成として，差動型アンプを取り上げ，その基本動作のモデル化について検討した．このモデル化については，しきい値電圧ばらつきの影響が出る基本原理とそれを解決する補正回路構成の基本原理について検討を進めた．③上記回路モデルについて，雛形チップ試作による実証へ向けたチップ設計を行う計画だった．しかしながら，コロナ禍のため半導体の供給が制限されたため，チップ設計へ向けた半導体製造工程に関する手続きを繰り越す結果となった．

電力消費の増大によるAI（artificial intelligence）ハードウェア実現の壁を克服し，さらなる性能向上（エネルギー効率の向上）を達成してIoT（Internet-of-Things）応用展開をより一層推進するためには，従来型同期式ディジタルCMOS回路技術一辺倒でなく，不揮発記憶素子を用いた不揮発性ロジックや非同期式ロジックなどポストCMOSロジックを併用し，CMOSロジックの優位性（広い動作マージンを有する安定動作）との相乗効果を追求するアプローチが重要である．本課題では，ポストCMOSロジックによる高速・超低消費電力性を生かしつつ，そのLSI実装上不可欠な製造ばらつき等に対する正常動作を補償する頑健な回路技術の基盤を開発する．特に，IoT応用として社会実装するためには，実世界環境への適用性が必須となる．そのため，実世界環境の変化に応じて回路動作が自律的に最適化できるダイ・ハードな回路技術の基盤技術を構築することを目的としている．この研究課題の遂行へ向けた本年度の具体的な取組として，以下の研究項目に着手した．１）まず，非同期式回路などポストCMOS回路に関して，先端的なLSI製造技術動向も見据えた課題抽出を行った．２）また，ポストCMOS回路の動作ばらつきの実態調査とはらつき補正機能回路のモデル化を行った．具体的には，トランジスタの重要なパラメータである「しきい値電圧」について，そのばらつきの影響が顕著な典型的回路構成として，差動型アンプを取り上げ，その基本動作のモデル化について検討した．このモデル化については，しきい値電圧ばらつきの影響が出る基本原理とそれを解決する補正回路構成の基本原理について検討を進めた．③上記回路モデルについて，雛形チップ試作による実証へ向けたチップ設計を行う計画だった．しかしながら，コロナ禍のため半導体の供給が制限されたため，チップ設計へ向けた半導体製造工程に関する手続きを繰り越す結果となった．