工学的制約条件を満足する低消費電力回路の論理合成手法に関する研究

满足工程约束的低功耗电路逻辑综合方法研究

• 批准号: 10780197
• 负责人: 澤田 直
• 金额: $ 1.09万
• 依托单位: Kyushu University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1998
• 资助国家: 日本
• 起止时间: 1998 至 1999
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-10780197/
• 关键词: 論理合成; 論理最適化; トランスダクション法; 許容関数; 低消費電力; 回路変形

本研究では,トランスダクション法という論理回路の最適化手法に基づき論理設計の初期の段階から制約条件を複合的に考慮し,それらを十分に満足するような低消費電力回路の論理合成手法を構築することを目的としている。平成11年度は研究の基盤となるトランスダクション法の各種アルゴリズムの改良について検討を行ない,実装を試みた。具体的には1.低消費電力設計向けトランスダクション法を適用するため消費電力の高速な見積り手法の確立,消費電力の大きな部分回路の抽出法の確立,変形手法の検討を行なった。2.特定用途向けの回路に限定すると入力の信号に偏りや依存関係が生じる。これらを考慮して実装した際に効果の大きい最適化手法を検討した。3.アルゴリズムの実装評価を行なったが,他の手法と比較して良好な結果を得るところまではいかなかった。4.上記検討事項をハードウェア設計教育に応用し,1999 Interenational Conference on Microelectronic Systems Education(MSE'99)で発表した。

This study focuses on the optimization method of logic circuits, the consideration of complex constraints in the initial stages of basic logic design, and the construction of logic synthesis methods for low consumption power circuits. In 2011, we conducted a study on the basis of the research on the improvement of various types of equipment, and tried them out. Specific aspects are: 1. Establishment of high speed integration method for low power consumption design, establishment of partial circuit extraction method for low power consumption design, and investigation of variable method. 2. Specific purpose to limit the loop, input force signal bias and dependency relationship arises. This paper discusses how to optimize the design of the equipment. 3. The method of comparison is good, and the result is good. 4. In 1999, the International Conference on Microelectronic Systems Education(MSE'99) was held.

项目成果

澤田 直,他: "ハードウェア教育におけるFPGA導入の効果" 九州大学大学院システム情報科学研究科報告. Vol4,No.1(印刷中). (1999)

Nao Sawada 等人：“在硬件教育中引入 FPGA 的效果”九州大学研究生院系统与信息科学研究生院报告，第 4 卷，第 1 期（出版中）。

Sunao Sawada: "Hardware Course using KUE-CHIP2 Boards with FPGAs"1999 International Conference on Microelectronic Systems Education (MSE'99). 76-77 (1999)

Sunao Sawada：“使用带有 FPGA 的 KUE-CHIP2 板的硬件课程”1999 年国际微电子系统教育会议 (MSE99)。