弗化物強誘電体ゲートトランジスタマトリクスをシナプスに用いたニューロン回路の実現

以氟化物铁电栅晶体管矩阵作为突触的神经元电路的实现

基本信息

批准号：
11750255
负责人：
會澤康治
金额：
$ 1.54万
依托单位：
Tokyo Institute of Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for Encouragement of Young Scientists (A)
财政年份：
1999
资助国家：
日本
起止时间：
1999 至 2000
项目状态：
已结题

项目摘要

今年度は、金属/強誘電体/MOS構造強誘電体ゲートトランジスタマトリクスを作製し、ニューロン回路用シナプス素子への応用上重要である、強誘電体ゲートFETのパルスdisturb特性に着目し、その評価を行った。強誘電体にBaMgF_4(BMF)薄膜を用いたAl/BMF(210nm)/Pt/SiO_2(30nm)/n-Si(100)構造のp-MFMISFETマトリクスについて測定行った。作製した各素子は-10Vのゲート電圧印加において分極反転によるヒステリシス特性を示し、かつ0V時におけるドレイン電流のオン/オフ比が10^3以上のメモリ効果を確認した。次にパルスdisturb特性の評価を行った。トランジスタのゲート端子に-10Vの書き込みパルス(幅100ms)を印加後、(a)-3.3V同極性、(b)±3.3V双極性、及び(c)+3.3V同極性のdisturbパルス列(幅100ms,duty比50%)を印加し、その時のドレイン電流の変化を測定した。その結果、-3.3Vの同極性disturbパルス(42cycle)に対してはドレイン電流の減少はほとんど観測されないが、+3Vのdisturbパルスに対してはドレイン電流が42cycle後で約1/1000(オン/オフ比が0)に減少することがわかった。しかし、±3.3Vの双極性disturbパルスに対しては、ドレイン電流の減少は1/5程度に抑えられることを確認した。双極性パルス印加によるdisturb特性の改善は酸化物強誘電体キャパシタを用いて報告されていたが、今回、トランジスタにおいても有効であることを初めて確認した。以上のことから弗化物強誘電体BMF薄膜を用いた強誘電体ゲートトランジスタマトリクスをニューロン回路のシナプス部に応用するためには、シナプス素子に対応する強誘電体ゲートトランジスタの各ゲート端子に入力信号として双極性disturbパルスを印加することが有効であるとの結論に達した。

今年，我们制造了金属/铁电/MOS结构铁电栅极晶体管矩阵，并通过重点关注铁电栅极FET的脉冲干扰特性来对其进行评估，这对于它们在神经元电路的突触设备的应用非常重要。使用BAMGF_4（BMF）薄膜作为铁电义的Al/bmf（210nm）/pt/sio_2（30nm）/n-Si（100）结构进行测量。施加-10V的栅极电压时，每个制造的设备都表现出由于极化倒置而导致的磁滞特性，并且确认记忆效应在0V时的漏极电流的ON/OFF比率为10^3或更多。接下来，评估脉冲干扰特性。在将-10V写入脉冲（宽度100ms）应用于晶体管的栅极端子之后，干扰脉冲序列（宽度100ms，占空比50％）为（a）-3.3V相同的极性，（b） +3.3V偶极性，（c） +3.3V相同的极性，以及当时的漏极电流的变化。结果，发现-3.3V干扰脉冲（42 cycles）的排水电流几乎没有降低，但是对于 +3V干扰脉冲，42 cycles后，漏极电流降低至约1/1000（ON/OFF比率为0）。但是，确认，对于双极干扰脉冲±3.3V，可以将漏极电流降低至约1/5。使用氧化物铁电容器据报道，通过应用双极脉冲来改善干扰性质，但这一次，它也首次在晶体管中也有效。从上面的角度来看，为了将铁电栅极晶体管矩阵应用于神经元电路的突触部分，将铁电栅极晶体管矩阵应用于二极管脉冲磁端的每个门末端，将双极干扰的脉冲应用于跨型晶体管的每个栅极末端，是有效的。