权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

SiO_2二重トンネル障壁をもつ単結晶Si量子井戸の形成および電気的特性の評価

SiO_2双隧道势垒单晶Si量子阱的形成及电性能评价

基本信息

批准号：
11750258
负责人：
石川靖彦
金额：
$ 1.15万
依托单位：
Shizuoka University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Encouragement of Young Scientists (A)
财政年份：
1999
资助国家：
日本
起止时间：
1999 至 2000
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-11750258/
关键词：
Si 単結晶 SiO_2 量子井戸電子状態貼り合わせ共鳴トンネル I―V特性 SOI トンネル酸化膜 I-V C-V

项目摘要

本研究では、・ウエハの貼り合わせを用いる独自の手法により、単結晶Si/SiO_2共鳴トンネルダイオードを作製する・電気的特性評価によりSi量子井戸中の電子状態を明らかにすることを目的として研究を行ってきた。前年度までに、従来の結晶成長・堆積技術では実現できないSiO_2/単結晶Si/SiO_2の極薄多層構造の作製が可能となっている。この構造を用いて期待どおりの共鳴トンネル特性を得るには、Si井戸層の膜厚揺らぎの影響を低減することが必要であり、素子の面内寸法の縮小が必須となる。そこで本年度は、(1)素子寸法の縮小化・素子分離プロセスの確立(2)低温における電流-電圧(I-V)測定を行った。その結果、以下のような成果が得られた。(1)素子寸法の縮小化と素子分離プロセスフォトリソグラフィによるパターニングと選択酸化を用いることで、10μm□までダイオード寸法を縮小し、かつ個々の素子を分離することが可能となった(電子線リソグラフィを用いれば、さらに素子寸法を縮小化することも可能である)。(2)I-V特性Si井戸層の厚さを0-7nmの範囲で変化させた試料(SiO_2障壁厚さは3nmに固定)を多数作製し、低温(主に15K)でのI-V測定を行った。その結果、Si井戸層の厚さが3nm以下の試料について、複数のくびれをもつ特徴的な特性が観測された(印加電圧0-1V)。負性抵抗を示すものも観測されており、Si井戸層を電子が共鳴トンネルしているためと考えられる。ただし、選択酸化プロセス中に量子ドットや量子細線が自然形成されている可能性も否定できない。今後、試料の断面構造を詳細に評価し、得られた特性の解釈やSi量子井戸中の電子状態を明らかにしていく。

In this study, we have developed a unique approach to the synthesis of Si/SiO_2 crystals. We have also developed an evaluation of the electrical properties of Si quantum wells. In the past few years, the crystal growth and deposition technology has been realized, and it is possible to fabricate extremely thin multilayer structures of SiO_2/Si/SiO_2. This structure is expected to reduce the influence of the thickness of the Si well layer on the resonance characteristics of the Si well. It is necessary to reduce the in-plane size of the Si well. This year,(1) the reduction of the particle size method, the establishment of the particle separation method, and (2) the measurement of current-voltage (I-V) at low temperatures. The following results were obtained. (1)The reduction of the pixel size and the separation of the pixel size can be achieved by reducing the size of the pixel size to 10μm and reducing the size of the pixel size to 10μm. (2)I-V characteristics of Si well layer thickness from 0 to 7nm, sample (SiO_2 barrier thickness from 3nm) are mostly controlled, I-V measurement is carried out at low temperature (mainly 15K). As a result, the sample thickness of Si well layer is less than 3nm, and the characteristic characteristics of multiple layers are measured (Inch voltage 0-1V). The negative resistance of the silicon layer is reflected in the electron resonance. It is impossible to deny the possibility that quantum dots and quantum thin wires are naturally formed in selected acidified surfaces. In the future, the cross-section structure of the sample will be evaluated in detail, and the electronic state in the Si quantum well will be clarified.