ウェーブレット変換に適した信号処理プロセッサの構成に関する研究

本課題は、画像符号化を中心に実用化が進んでいるウェーブレット変換の信号処理プロセッサ(DSP)上での効果的な実現を目的とし、アルゴリズムとアーキテクチャの両面から基礎的な検討と評価を行った。1 今年度の研究概要今年度は、DSPモデル上でのウェーブレット変換の効果的実装の検討を行った。また、画像符号化国際標準JPEG2000で採用されているウェーブレット変換のリフティング実装について検討を行った。リフティング実装については、専用モジュールとして一つの累積加算器からなるアーキテクチャを提案し、ハードウェア記述言語によるモデル化およびその評価を行った。そして、DSPに実装するための手掛かりを得た。2 今年度の研究成果昨年度の研究の結果、アドレス生成器の役割が重要であり、積和演算器の少ないDSPでメモリアクセスを低減化するためには、積和演算の繰り返しの際に2回毎のインクリメント機能が必要であることを確認している。今年度は、多段のウェーブレット変換に対しては2のべき乗毎のインクリメント機能が有効であることを確認した。また、リフティング実装を少数の累積加算器で実現するアーキテクチャの検討を行い、アドレス生成について周期的ではあるが若干複雑な状態遷移が必要となることを確認した。3 今後の研究の展開リフティング実装について更なる検討を続ける。アドレス生成に関しては工夫の余地が残されている。ただし、研究開始当初では、汎用プロセッサに対する期待が大きかったが、技術の進歩によりFPGAのような再構成可能プロセッサが実機に組み込まれることが多くなった。したがって、並列分散処理を念頭においた専用モジュールとしての実装に重点を置く必要がある。JPEG2000の規格が決まり、システム全体からウェーブレット変換への要求が明確になった。速度よりも面積に対する要求が強いため、本研究の成果を活かせると考えている。

本課題は、画像符号化を中心に実用化が進んでいるウェーブレット変換の信号処理プロセッサ(DSP)上での効果的な実現を目的とし、アルゴリズムとアーキテクチャの両面から基礎的な検討と評価を行った。1 今年度の研究概要今年度は、DSPモデル上でのウェーブレット変換の効果的実装の検討を行った。また、画像符号化国際標準JPEG2000で採用されているウェーブレット変換のリフティング実装について検討を行った。リフティング実装については、専用モジュールとして一つの累積加算器からなるアーキテクチャを提案し、ハードウェア記述言語によるモデル化およびその評価を行った。そして、DSPに実装するための手掛かりを得た。2 今年度の研究成果昨年度の研究の結果、アドレス生成器の役割が重要であり、積和演算器の少ないDSPでメモリアクセスを低減化するためには、積和演算の繰り返しの際に2回毎のインクリメント機能が必要であることを確認している。今年度は、多段のウェーブレット変換に対しては2のべき乗毎のインクリメント機能が有効であることを確認した。また、リフティング実装を少数の累積加算器で実現するアーキテクチャの検討を行い、アドレス生成について周期的ではあるが若干複雑な状態遷移が必要となることを確認した。3 今後の研究の展開リフティング実装について更なる検討を続ける。アドレス生成に関しては工夫の余地が残されている。ただし、研究開始当初では、汎用プロセッサに対する期待が大きかったが、技術の進歩によりFPGAのような再構成可能プロセッサが実機に組み込まれることが多くなった。したがって、並列分散処理を念頭においた専用モジュールとしての実装に重点を置く必要がある。JPEG2000の規格が決まり、システム全体からウェーブレット変換への要求が明確になった。速度よりも面積に対する要求が強いため、本研究の成果を活かせると考えている。