课题基金 / 基金详情

光波形補正機能を内臓するレーザダイオード駆動バイポーラアナログ集積回路設計の研究

光波形補正機能を内臓するレーザダイオード駆動バイポーラアナログ集積回路設計の研究
内置光波形校正功能的激光二极管驱动双极模拟集成电路设计研究
批准号:
17656118
负责人:
小中 信典
金额:
$2.18万
依托单位:
依托单位国家:
日本
项目类别:
Grant-in-Aid for Exploratory Research
财政年份:
2005
资助国家:
日本
项目状态:
已结题
起止时间:
2005 至 2006

项目摘要

项目成果

相似基金

相关文献

中文摘要
翻译
10ギガビット光通信を短距離アクセス用へと用途を拡大するため、低コスト化が可能な直接変調方式の光送信装置の開発が重要になっている。直接変調方式ではレーザダイオード(以下、LDと略す)を直接、電流で駆動するため、LDチップをつなぐワイヤーのインダクタンスによって電流波形にリンギングが生じ、ビットエラーなど通信特性が劣化するという問題がある。その問題克服のため、本研究では、電流波形劣化を改善する波形補正回路を内蔵したLD電流駆動回路において、ワイヤーのインダクタが設定値からばらつき、設計どおりの波形補正が十分にできない場合、その設定値からのずれに適合させて波形補正回路の容量値を外部から制御し、最適な波形補正を行う回路について研究を行う。外部からの制御で最適な補正を行うことができれば、その設定値からのずれに起因して従来不良品であったものを良品にすることができ、低コスト化が可能になる。H17年度の研究では、波形補正回路であるRCシャント回路の容量にバイポーラのBC接合を使用し、ワイヤーのインダクタが1nHであっても、外部バイアスで容量値を最適化することによって、リンギングの抑制、規定の電流振幅の実現を可能にすることが出来た。H18年度は、H17年度に未検討であった、高速性能に最も重要な立ち上がり時間、立ち下がり時間の最適化を含めた波形補正回路の設計を行った。その結果、RCシャント回路の接続点をインピーダンス整合用ダンピング抵抗のLD側から反対の駆動トランジスタ側に変更することによって、外部バイアスで容量値を可変にして行う波形補正がより効果的に行えることを見出し、立ち上がり時間(20-80%)を45psから35psに、立ち下がり時間(20-80%)を81psから72psに、オーバーシュートを7.5%から5.5%に、高速化と波形改善を同時に行うことが出来た。
英文摘要
10ギガビット光通信を短距離アクセス用へと用途を拡大するため、低コスト化が可能な直接変調方式の光送信装置の開発が重要になっている。直接変調方式ではレーザダイオード(以下、LDと略す)を直接、電流で駆動するため、LDチップをつなぐワイヤーのインダクタンスによって電流波形にリンギングが生じ、ビットエラーなど通信特性が劣化するという問題がある。その問題克服のため、本研究では、電流波形劣化を改善する波形補正回路を内蔵したLD電流駆動回路において、ワイヤーのインダクタが設定値からばらつき、設計どおりの波形補正が十分にできない場合、その設定値からのずれに適合させて波形補正回路の容量値を外部から制御し、最適な波形補正を行う回路について研究を行う。外部からの制御で最適な補正を行うことができれば、その設定値からのずれに起因して従来不良品であったものを良品にすることができ、低コスト化が可能になる。H17年度の研究では、波形補正回路であるRCシャント回路の容量にバイポーラのBC接合を使用し、ワイヤーのインダクタが1nHであっても、外部バイアスで容量値を最適化することによって、リンギングの抑制、規定の電流振幅の実現を可能にすることが出来た。H18年度は、H17年度に未検討であった、高速性能に最も重要な立ち上がり時間、立ち下がり時間の最適化を含めた波形補正回路の設計を行った。その結果、RCシャント回路の接続点をインピーダンス整合用ダンピング抵抗のLD側から反対の駆動トランジスタ側に変更することによって、外部バイアスで容量値を可変にして行う波形補正がより効果的に行えることを見出し、立ち上がり時間(20-80%)を45psから35psに、立ち下がり時間(20-80%)を81psから72psに、オーバーシュートを7.5%から5.5%に、高速化と波形改善を同時に行うことが出来た。
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
海外基金