プログラマブル・プリフェッチ機構の研究

点击翻译按钮获取中文摘要

メモリ階層制御プログラム(以後MHプログラムと呼ぶ)作成とそのプログラムによるプロセッサの性能評価を行った.研究計画では,MHプログラムを一般のプログラム(Gプログラムと呼ぶ)のコンパイル結果から作成する予定であったが,コンパイルされたプログラムはその目的とするプロセッサに対して最適化されすぎていてMHプログラムに直しにくいため,最初からMHプログラムを作成し,これを用いて性能評価を行った.作成したプログラムは単純加減算と分散を求めるプログラムである.シミュレーションの結果,Gプログラム方式では4%〜31.8%あったキャッシュミスによるプロセッサの待ち時間が本方式では0になり,キャッシュミスに相当するデータ待ちを完全になくすことができることが明らかになった.これらによるスピードアップは1.49〜1.76倍であり,このときのプロセッサの利用率は73.6〜100%へと27%も改善されることがわかった.この性能評価にあたってはプリフェッチする語数を変化させる予定であったが,プリフェッチ語数=1で上記の結果が出ているので,語数は1で良いことが明らかになった.上記の結果は特に最適化していないMHプログラムによるものであるが,最適化することによってよりスピードアップが得られることも明らかになりつつある.また,MHプログラムは一般の処理プログラムと同期して分岐するが,プログラムによっては同期して分岐しないほうが効率的である場合も見つかっている.これらに関して現在精力的に研究を続けている.