シリコン最表面の微小領域に導入された結晶歪の精密分布測定に関する研究

点击翻译按钮获取中文摘要

種々のCVD条件で成膜したSiN膜がSi基板に導入する歪とその起源を明らかにした。Si基板全面にSiN膜を成膜し、基板のそりを測定することでSiN膜の内部応力を測定できる。内部応力は成膜条件で種々に制御することができる。そのままではSi基板に導入される歪は小さいが、SiNをパターン状に加工することで飛躍的に大きな歪がSi基板に誘起される。SiN膜下に誘起される歪はSiNの内部応力と逆方向(引っ張り内部応力であれば圧縮歪、圧縮内部応力であれば引っ張り歪)で、その大きさに比例する。また、この歪は、Si基板最表面かつSiNパターンエッジに局在する。その際に、SiNパターンエッジで挟まれた領域には、その間隔が狭ければ狭いほど大きな歪が導入され、歪の方向はSiN下と逆方向、すなわち内部応力の方向と一致する。これが、MOSFETのS/Dに内部応力を持つSiN膜を接触させた際に、チャネルに導入される歪の起源である。SiN膜の内部応力は、X線反射率測定で得られたSiN膜の密度により異なり、膜密度2.62〜3.07g/cm^3に対して-1300〜1300MPaと両者には相関係数-0.93の線形関係が認められた。SiN膜密度はFTIRで測定した膜中Hの含有量と線形関係にあり、したがってCVD条件の制御でH含有量を変化させることで制御可能である。また熱処理を加えるとHが外方拡散で減少するため密度が変化し、したがってSi基板に導入される歪も変化する。以上より、Si基板に制御された所望の歪を導入し、LSIの高性能化に利用するためには、CVD条件の制御によりSiN膜に取り込まれるHの量を制御し、SiN膜の内部応力を制御することや、SiN成膜後に熱処理を加えることで、膜中H量を制御する方法が有効であることが明らかとなった。