Development of Design Methodology for LSI Circuits with Tolerance for Delay Variation and Aging
具有延迟变化和老化容限的LSI电路设计方法的开发
基本信息
- 批准号:17K12661
- 负责人:
- 金额:$ 2.58万
- 依托单位:
- 依托单位国家:日本
- 项目类别:Grant-in-Aid for Young Scientists (B)
- 财政年份:2017
- 资助国家:日本
- 起止时间:2017-04-01 至 2020-03-31
- 项目状态:已结题
- 来源:
- 关键词:
项目摘要
项目成果
期刊论文数量(6)
专著数量(0)
科研奖励数量(0)
会议论文数量(0)
专利数量(0)
一般同期方式における低電力化のための多電源回路の設計フロー
通用同步法低功耗多电源供电电路设计流程
- DOI:
- 发表时间:2019
- 期刊:
- 影响因子:0
- 作者:佐藤健太;佐藤幸紀;青木誠孝,小平行秀
- 通讯作者:青木誠孝,小平行秀
Clustering Method for Reduction of Area and Power Consumption on Post-Silicon Delay Tuning
减少硅后延迟调谐面积和功耗的聚类方法
- DOI:10.1587/transfun.e102.a.894
- 发表时间:2019
- 期刊:
- 影响因子:0
- 作者:MUROI Kota;MASHIKO Hayato;KOHIRA Yukihide
- 通讯作者:KOHIRA Yukihide
Clock Tree Modification for Circuits with Programmable Delay Elements
具有可编程延迟元件的电路的时钟树修改
- DOI:
- 发表时间:2019
- 期刊:
- 影响因子:0
- 作者:MUROI Kota;KOHIRA Yukihide
- 通讯作者:KOHIRA Yukihide
Clustering for Reduction of Power Consumption and Area on Post-Silicon Delay Tuning
用于减少硅后延迟调谐的功耗和面积的集群
- DOI:
- 发表时间:2018
- 期刊:
- 影响因子:0
- 作者:Kota MUROI;Yukihide KOHIRA
- 通讯作者:Yukihide KOHIRA
製造後遅延調整における面積と消費電力の削減ためのクラスタリング手法
制造后延迟调整中减少面积和功耗的聚类方法
- DOI:
- 发表时间:2018
- 期刊:
- 影响因子:0
- 作者:Sato Yukinori;Yuki Tomoya;Endo Toshio;室井孝太,小平行秀
- 通讯作者:室井孝太,小平行秀
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
数据更新时间:{{ journalArticles.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ monograph.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ sciAawards.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ conferencePapers.updateTime }}
{{ item.title }}
- 作者:
{{ item.author }}
数据更新时间:{{ patent.updateTime }}
Kohira Yukihide其他文献
Post-Silicon Delay Tuning Method for Power Reduction considering Yield Improvement
考虑良率提高的硅后延迟调谐方法以降低功耗
- DOI:
- 发表时间:
2017 - 期刊:
- 影响因子:0
- 作者:
Mashiko Hayato;Kohira Yukihide - 通讯作者:
Kohira Yukihide
A fast maximum delay estimation method for specified yield by statistical static timing analysis.
通过统计静态时序分析实现指定良率的快速最大延迟估计方法。
- DOI:
- 发表时间:
2007 - 期刊:
- 影响因子:0
- 作者:
Furuya Hiroki;Kohira Yukihide;T. Atsushi - 通讯作者:
T. Atsushi
Kohira Yukihide的其他文献
{{
item.title }}
{{ item.translation_title }}
- DOI:
{{ item.doi }} - 发表时间:
{{ item.publish_year }} - 期刊:
- 影响因子:{{ item.factor }}
- 作者:
{{ item.authors }} - 通讯作者:
{{ item.author }}
{{ truncateString('Kohira Yukihide', 18)}}的其他基金
Design Technology Development for Acceleration and Low Power Consumption in Digital Integrated Circuit
数字集成电路加速和低功耗设计技术开发
- 批准号:
26730029 - 财政年份:2014
- 资助金额:
$ 2.58万 - 项目类别:
Grant-in-Aid for Young Scientists (B)