Development of Design Methodology for LSI Circuits with Tolerance for Delay Variation and Aging
Development of Design Methodology for LSI Circuits with Tolerance for Delay Variation and Aging
具有延迟变化和老化容限的LSI电路设计方法的开发
批准号：
17K12661
负责人：
Kohira Yukihide
金额：
$2.58万
依托单位：
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2017
资助国家：
日本
项目状态：
已结题
起止时间：
2017-04-01 至 2020-03-31
中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
期刊论文(6)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
一般同期方式における低電力化のための多電源回路の設計フロー
通用同步法低功耗多电源供电电路设计流程
通用同步法低功耗多电源供电电路设计流程
DOI：
--
发表时间：
2019
期刊：
影响因子：
--
作者：
[佐藤健太, 佐藤幸紀, 青木誠孝，小平行秀]
通讯作者：
青木誠孝，小平行秀
Clustering Method for Reduction of Area and Power Consumption on Post-Silicon Delay Tuning
减少硅后延迟调谐面积和功耗的聚类方法
减少硅后延迟调谐面积和功耗的聚类方法
DOI：
10.1587/transfun.e102.a.894
发表时间：
2019
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
--
作者：
[MUROI Kota, MASHIKO Hayato, KOHIRA Yukihide]
通讯作者：
KOHIRA Yukihide
Clock Tree Modification for Circuits with Programmable Delay Elements
具有可编程延迟元件的电路的时钟树修改
具有可编程延迟元件的电路的时钟树修改
DOI：
--
发表时间：
2019
期刊：
影响因子：
--
作者：
[MUROI Kota, KOHIRA Yukihide]
通讯作者：
KOHIRA Yukihide
Clustering for Reduction of Power Consumption and Area on Post-Silicon Delay Tuning
用于减少硅后延迟调谐的功耗和面积的集群
用于减少硅后延迟调谐的功耗和面积的集群
DOI：
--
发表时间：
2018
期刊：
影响因子：
--
作者：
[Kota MUROI, Yukihide KOHIRA]
通讯作者：
Yukihide KOHIRA
製造後遅延調整における面積と消費電力の削減ためのクラスタリング手法
制造后延迟调整中减少面积和功耗的聚类方法
制造后延迟调整中减少面积和功耗的聚类方法
DOI：
--
发表时间：
2018
期刊：
影响因子：
--
作者：
[Sato Yukinori, Yuki Tomoya, Endo Toshio, 室井孝太，小平行秀]
通讯作者：
室井孝太，小平行秀
共 6 条
Design Technology Development for Acceleration and Low Power Consumption in Digital Integrated Circuit
-
批准号：26730029
-
项目类别：Grant-in-Aid for Young Scientists (B)
-
资助金额：$2.33万
-
财政年份：2014
-
负责人：Kohira Yukihide
-
依托单位：