Development of fully autonomous error-correctable VLSI design technology and its application to brain-inspired LSI system
Development of fully autonomous error-correctable VLSI design technology and its application to brain-inspired LSI system
全自主可纠错VLSI设计技术开发及其在类脑LSI系统中的应用
批准号：
16KT0187
负责人：
NATSUI Masanori
金额：
$3.0万
依托单位：
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2016
资助国家：
日本
项目状态：
已结题
起止时间：
2016-07-19 至 2019-03-31
中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
期刊论文(20)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
Highly Reliable MTJ-Based Nonvolatile Logic-in-Memory LSI with Content-Aware Write Error Masking Scheme
高度可靠的基于 MTJ 的非易失性内存逻辑 LSI，具有内容感知写入错误屏蔽方案
高度可靠的基于 MTJ 的非易失性内存逻辑 LSI，具有内容感知写入错误屏蔽方案
DOI：
--
发表时间：
2016
期刊：
影响因子：
--
作者：
[M. Natsui, A. Tamakoshi, T. Endoh, H. Ohno, and T. Hanyu]
通讯作者：
and T. Hanyu
トロント大学(カナダ)
多伦多大学（加拿大）
多伦多大学（加拿大）
DOI：
--
发表时间：
期刊：
影响因子：
--
作者：
[]
通讯作者：
DOI：
10.1016/j.mejo.2018.10.005
发表时间：
2018-12
期刊：
Microelectron. J.
影响因子：
--
作者：
[M. Natsui;Tomoki Chiba;T. Hanyu]
通讯作者：
M. Natsui;Tomoki Chiba;T. Hanyu
MTJ-Based Nonvolatile Logic Gate for Binarized Convolutional Neural Networks and Its Impact
基于 MTJ 的二值化卷积神经网络非易失性逻辑门及其影响
基于 MTJ 的二值化卷积神经网络非易失性逻辑门及其影响
DOI：
--
发表时间：
2018
期刊：
影响因子：
--
作者：
[M. Natsui, T. Chiba and T. Hanyu]
通讯作者：
T. Chiba and T. Hanyu
時系列特徴を考慮した脳型計算ベース車載ネットワークセキュリティ技術に関する基礎的検討
考虑时序特征的类脑计算车载网络安全技术基础研究
考虑时序特征的类脑计算车载网络安全技术基础研究
DOI：
--
发表时间：
2017
期刊：
影响因子：
--
作者：
[Ise Wataru, Fujii Kentaro, Shiroguchi Katsuyuki, Ito Ayako, Kometani Kohei, Takeda Kiyoshi, Kawakami Eiryo, Yamashita Kazuo, Suzuki Kazuhiro, Okada Takaharu, Kurosaki Tomohiro, 須田拓樹，夏井雅典，羽生貴弘]
通讯作者：
須田拓樹，夏井雅典，羽生貴弘
共 19 条
Systematic Design Scheme for Process-Variation-Free Highly Dependable Multiple-Valued VLSI
-
批准号：21700051
-
项目类别：Grant-in-Aid for Young Scientists (B)
-
资助金额：$2.75万
-
财政年份：2009
-
负责人：NATSUI Masanori
-
依托单位：