Systematic Design Scheme for Process-Variation-Free Highly Dependable Multiple-Valued VLSI
Systematic Design Scheme for Process-Variation-Free Highly Dependable Multiple-Valued VLSI
无过程变异高可靠多值VLSI系统设计方案
批准号：
21700051
负责人：
NATSUI Masanori
金额：
$2.75万
依托单位：
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2009
资助国家：
日本
项目状态：
已结题
起止时间：
2009 至 2011
中文摘要
翻译
点击翻译按钮获取中文摘要
英文摘要
This research aimed to develop a systematic design scheme for process-variation-free multiple-valued VLSI. Through establishment of a high-level synthesis/verification tool for multiple-valued logic circuit, and design and performance verification of a variation-aware multiple-valued logic LSI based on nonvolatile memory device, it is confirmed to be able to realize high-performance and highly-dependable VLSIs by using the proposed method.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
登录
查看更多内容
Low-Energy Pipelined Multiple-Valued Current-Mode Circuit with 8-Level Static Current-Source Control
DOI：
10.1109/ismvl.2010.51
发表时间：
2010-05
期刊：
2010 40th IEEE International Symposium on Multiple-Valued Logic
影响因子：
--
作者：
[M. Natsui;T. Arimitsu;T. Hanyu]
通讯作者：
M. Natsui;T. Arimitsu;T. Hanyu
Vth補償機能を有するMOS/MTJハイブリッド電流モードロジックとその最適化
具有Vth补偿功能的MOS/MTJ混合电流模式逻辑及其优化
具有Vth补偿功能的MOS/MTJ混合电流模式逻辑及其优化
DOI：
--
发表时间：
2012
期刊：
影响因子：
--
作者：
[キムヨンクン, 夏井雅典, 羽生貴弘]
通讯作者：
羽生貴弘
不揮発性ロジックインメモリアーキテクチャに基づく高信頼VLSI設計技術
基于非易失性内存逻辑架构的高可靠VLSI设计技术
基于非易失性内存逻辑架构的高可靠VLSI设计技术
DOI：
--
发表时间：
2011
期刊：
影响因子：
--
作者：
[夏井雅典, 羽生貴弘]
通讯作者：
羽生貴弘
適応的電流制御に基づく低電力パイプライン形多値電流モード回路の構成
基于自适应电流控制的低功耗流水线多电平电流模式电路的配置
基于自适应电流控制的低功耗流水线多电平电流模式电路的配置
DOI：
--
发表时间：
2010
期刊：
影响因子：
--
作者：
[有光貴志, 夏井雅典, 羽生貴弘]
通讯作者：
羽生貴弘
二次元LUTを用いた電流モード多値回路向け高速・高精度動作検証手法の一考察
基于二维LUT的电流型多电平电路高速高精度运算验证方法研究
基于二维LUT的电流型多电平电路高速高精度运算验证方法研究
DOI：
--
发表时间：
2009
期刊：
影响因子：
--
作者：
[有光貴志, 夏井雅典, 羽生貴弘]
通讯作者：
羽生貴弘
共 13 条
Development of fully autonomous error-correctable VLSI design technology and its application to brain-inspired LSI system
-
批准号：16KT0187
-
项目类别：Grant-in-Aid for Scientific Research (C)
-
资助金额：$3.0万
-
财政年份：2016
-
负责人：NATSUI Masanori
-
依托单位：