Systematic Design Scheme for Process-Variation-Free Highly Dependable Multiple-Valued VLSI

无过程变异高可靠多值VLSI系统设计方案

• 批准号: 21700051
• 负责人: NATSUI Masanori
• 金额: $ 2.75万
• 依托单位: Tohoku University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Young Scientists (B)
• 财政年份: 2009
• 资助国家: 日本
• 起止时间: 2009 至 2011
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-21700051/
• 关键词: VLSI設計技術; 回路設計技術; 先端機能デバイス; 多値集積回路; 計算機システム; 半導体超微細化

This research aimed to develop a systematic design scheme for process-variation-free multiple-valued VLSI. Through establishment of a high-level synthesis/verification tool for multiple-valued logic circuit, and design and performance verification of a variation-aware multiple-valued logic LSI based on nonvolatile memory device, it is confirmed to be able to realize high-performance and highly-dependable VLSIs by using the proposed method.

本研究旨在发展一套系统化的无制程变异多值积体电路设计方案。通过建立多值逻辑电路的高级综合/验证工具，以及基于非易失性存储器件的变量感知多值逻辑大规模集成电路的设计和性能验证，证实了该方法能够实现高性能、高可靠的大规模集成电路。

项目成果

Low-Energy Pipelined Multiple-Valued Current-Mode Circuit with 8-Level Static Current-Source Control

• DOI: 10.1109/ismvl.2010.51
• 发表时间: 2010-05
• 期刊: 2010 40th IEEE International Symposium on Multiple-Valued Logic
• 作者: M. Natsui;T. Arimitsu;T. Hanyu

Vth補償機能を有するMOS/MTJハイブリッド電流モードロジックとその最適化

具有Vth补偿功能的MOS/MTJ混合电流模式逻辑及其优化

• 发表时间: 2012
• 作者: キムヨンクン;夏井雅典;羽生貴弘
• 通讯作者: 羽生貴弘

不揮発性ロジックインメモリアーキテクチャに基づく高信頼VLSI設計技術

基于非易失性内存逻辑架构的高可靠VLSI设计技术

• 发表时间: 2011
• 作者: 夏井雅典;羽生貴弘
• 通讯作者: 羽生貴弘

適応的電流制御に基づく低電力パイプライン形多値電流モード回路の構成

基于自适应电流控制的低功耗流水线多电平电流模式电路的配置

• 发表时间: 2010
• 作者: 有光貴志;夏井雅典;羽生貴弘
• 通讯作者: 羽生貴弘

二次元LUTを用いた電流モード多値回路向け高速・高精度動作検証手法の一考察

基于二维LUT的电流型多电平电路高速高精度运算验证方法研究

• 发表时间: 2009
• 作者: 有光貴志;夏井雅典;羽生貴弘
• 通讯作者: 羽生貴弘