高分解能A/D変換器の低電力化方式に関する研究

点击翻译按钮获取中文摘要

携帯用機器の普及拡大により、信号処理回路の低消費電力化が強く望まれている。本研究では、高分解能A/D変換器の低電力化を目的とする変換方式についての検討を行った。まず、高分解能A/D変換方式としてスイッチトキャパシタ形の電荷平衡A/D変換方式に着目し、低電力化に最も有効な方法である電源電圧の低減についての検討を行った。従来の変換器において電源電圧を単純に下げた場合、電源電圧の低下に伴う信号ダイナミックレンジの減少により変換精度が劣化してしまうため、簡単な付加動作とディジタル演算を用いた自己校正機能を有する変換方法を提案した。提案した変換器について個別部品による試作実験を行った結果、8ビットの分解能において【.+-。】4[LSB]の直線性誤差が、提案した方式を用いることで【.+-。】1/2[LSB]以下に改善されることを確認した。また、A/D変換器の低電圧化のための方法として、冗長二進符号(RBCと略す)を用いた電流モード形の変換器を提案した。この変換器は、RBC1桁の変換を行う部分がカレントミラー回路を中心とする電流モード回路で構成され、入力信号を電流として扱っているため電源電圧の低下に伴う影響を受けにくい特長を有している。また、RBCのコードの冗長性を利用して上位のコンパレータエラーを下位変換において補正することも可能である。このADCに対してシミュレーション及び個別部品による試作実験を行い、有効性を確認した。