高精度CMOS電荷平衡A/D変換器の開発

高精度CMOS电荷平衡A/D转换器的研制

• 批准号: 07750474
• 负责人: 塚元 康輔
• 金额: $ 0.58万
• 依托单位: Ibaraki University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Encouragement of Young Scientists (A)
• 财政年份: 1995
• 资助国家: 日本
• 起止时间: 1995 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-07750474/
• 关键词: A; D変換器; 電荷平衡方式; スイッチトキャパシタ

これまで、CMOS-ICに適したスイッチトキャパシタ型の電荷平衡ADCを高速化する多段電荷平衡A-D変換方式を提案し、その構成について研究した。本研究では、多段電荷平衡ADCにおいて問題となる容量ミスマッチ、アナログスイッチのクロックフィードスルー、演算増幅器のオフセット電圧等の影響を抑制するため、これらの誤差を変換前に誤差データとして求め、変換後のデータにディジタル演算を施すことにより高精度化を図る方法を提案し、検討した。本研究で提案した高精度化方法の特色は、変換と同様の動作を行って誤差データを求めることで校正の演算を簡単にすることであり、また、個々の誤差に対して個別に誤差補正を行うのではなく、上位変換器の残差出力に全ての誤差要因の影響が現れる点に着目して、誤差を総合的に補正している点である。提案したディジタル校正方式の有効性を検討するため、個別部品による回路を試作し、上位4ビット、下位5ビット、校正データ10ビット、容量ミスマッチ10〔%〕等の条件で実験を行った。その結果、変換精度が±3LSBから±1/2LSBに改善され、校正データの分解能に応じて変換精度が改善されることを確認した。また、誤差データを求める際に、容量ミスマッチの極性によって上位変換器の残差出力がオーバレンジになってしまう問題についても、変換と校正アルゴリズムの改良によって対処する方法を提案した。さらに、寄生容量の影響を抑制する方法として、バイポーラ変換可能な変換方法とそれに対応したディジタル校正方法を提案し、試作実験およびシミュレーションによりその有効性を示した。

This paper presents a new method of multi-stage charge balance A-D conversion for CMOS-IC and its structure. This paper proposes a method for suppressing the influence of multi-stage charge-balanced ADC on capacity, voltage and voltage of amplifier, error before conversion, and calculation after conversion. The characteristics of the proposed high precision method are: 1. the transformation and the same action are carried out to obtain the error correction; 2. the individual error correction is carried out to obtain the error correction; 3. the influence of the residual force of the upper converter on the overall error correction is focused on; 4. the error correction is integrated into the calculation. The proposed correction method is effective in the following conditions: test operation of individual components, upper level 4, lower level 5, correction level 10, capacity level 10 [ %], etc. Results: Conversion accuracy from ±3LSB to ±1/2LSB was improved, and the resolution of calibration parameters was improved. This paper proposes an improved method for solving the problem of error correction, capacity correction, polarity correction, residual output correction of upper converter. The method of reducing parasitic capacity is proposed. The method of reducing parasitic capacity is proposed.

项目成果

塚元康輔: "ディジタル校正による多段電荷平衡ADCの高精度化" 電気学会電子回路研究会資料. ETC-95-28. 75-78 (1995)

Kosuke Tsukamoto：“通过数字校准提高多级电荷平衡 ADC 的精度”日本电气工程师学会电子电路研究组的材料 ETC-95-78 (1995)。

肖明: "多段電荷平衡ADCのディジタル校正方式の検討" 電気学会東京支部茨城支所研究発表会講演予稿集. 145-146 (1995)

Akira Shaw：“多级电荷平衡ADC的数字校准方法的研究”IEEJ东京分部茨城分部研究报告论文集145-146（1995）。