Analytische Plazierverfahren mit erweiterter Funktionalität
Analytische Plazierverfahren mit erweiterter Funktionalität
批准号:
5183814
负责人:
Professor Dr.-Ing. Kurt J. Antreich (†)
金额:
$0.0万
依托单位国家:
德国
项目类别:
Research Grants
财政年份:
1999
资助国家:
德国
项目状态:
已结题
起止时间:
1998-12-31 至 2005-12-31
中文摘要
自动化技术是一种自动化的技术,它是一种自动化的技术。Die Fortschritte in der Halbleitertechnologie ermöglichen Die Herstellung feiner struckturen auf zunehmender Chipfläche。1 .在德国,如果你想要在未来的时间里学习如何学习Problemkomplexität,那么,如果你想要在未来的时间里学习如何学习Problemkomplexität,那么你就必须在未来的时间里学习如何学习。Der Ablauf des Entwurfs integrerter system gliedere在建筑合成、逻辑合成和布局合成方面具有良好的应用前景。Die Layoutsynthese wiederum umfaßt das Plazieren and das Verdrahten。所有的布局都是由平面布局合成的。In diesem Schritt werden die Zellen auf dem Träger under berber<s:1> cksichtigung von Nebenbedingungen angeordnet。Dadurch werden die Wesentlichen Qualitätsmerkmale des Entwurfs festgelegt。因此,我们可以用zeitverhalteneiner integrgrierten Schaltung in zunehmendem Maße von Leitungslaufzeiten aufdem Chip bestestimum。Die Minimierung der Leitungslaufzeiten und der Chipfläche, sowie eine möglichst gleichmäßige Verdrahtungsdichte and Die vorrangigen Ziele bem Plazieren。
英文摘要
Automatische Entwurfsverfahren spielen bei der Herstellung integrierter Schaltungen eine immer wichtigere Rolle. Die Fortschritte in der Halbleitertechnologie ermöglichen die Herstellung feinerer Strukturen auf zunehmender Chipfläche. Der Miniaturisierungsprozeß bewirkt nicht nur eine Zunahme der Problemkomplexität, sondern er führt auch zu neuen Opitmierzielen, die beim Entwurf beachtet werden müssen. Der Ablauf des Entwurfs integrierter Systeme gliedert sich bekanntlich im wesentlichen in Architektursynthese, Logiksynthese und Layoutsynthese. Die Layoutsynthese wiederum umfaßt das Plazieren und das Verdrahten. Einer der wichtigsten Schritte der Layoutsynthese ist die Plazierung. In diesem Schritt werden die Zellen auf dem Träger unter Berücksichtigung von Nebenbedingungen angeordnet. Dadurch werden die Wesentlichen Qualitätsmerkmale des Entwurfs festgelegt. So wird das Zeitverhalten einer integrierten Schaltung in zunehmendem Maße von den Leitungslaufzeiten auf dem Chip bestimmt. Die Minimierung der Leitungslaufzeiten und der Chipfläche, sowie eine möglichst gleichmäßige Verdrahtungsdichte sind die vorrangigen Ziele beim Plazieren.
期刊论文(0)
专著(0)
科研奖励(0)
会议论文
FPGA-Synthese für sequentielle Schaltungen mittels kombinatorischer und sequentieller Logiksyntheseverfahren
-
批准号:5100972
-
项目类别:Research Grants
-
资助金额:$0.0万
-
财政年份:1998
-
负责人:Professor Dr.-Ing. Kurt J. Antreich (†)
-
依托单位:
Simulationsbasierter Testentwurf für gemischt analog-digitale Systeme
-
批准号:5372527
-
项目类别:Priority Programmes
-
资助金额:$0.0万
-
财政年份:1997
-
负责人:Professor Dr.-Ing. Kurt J. Antreich (†)
-
依托单位: