Analytische Plazierverfahren mit erweiterter Funktionalität

具有扩展功能的分析放置程序

• 批准号: 5183814
• 负责人: Professor Dr.-Ing. Kurt J. Antreich (†)
• 金额: --
• 依托单位: Lehrstuhl für Entwurfsautomatisierung (EDA)
• 依托单位国家: 德国
• 项目类别: Research Grants
• 财政年份: 1999
• 资助国家: 德国
• 起止时间: 1998-12-31 至 2005-12-31
• 项目状态: 已结题
• 来源: https://gepris.dfg.de/gepris/projekt/5183814?language=en
• 关键词: Analytische; Plazierverfahren; mit; erweiterter; Funktionalit

Automatische Entwurfsverfahren spielen bei der Herstellung integrierter Schaltungen eine immer wichtigere Rolle. Die Fortschritte in der Halbleitertechnologie ermöglichen die Herstellung feinerer Strukturen auf zunehmender Chipfläche. Der Miniaturisierungsprozeß bewirkt nicht nur eine Zunahme der Problemkomplexität, sondern er führt auch zu neuen Opitmierzielen, die beim Entwurf beachtet werden müssen. Der Ablauf des Entwurfs integrierter Systeme gliedert sich bekanntlich im wesentlichen in Architektursynthese, Logiksynthese und Layoutsynthese. Die Layoutsynthese wiederum umfaßt das Plazieren und das Verdrahten. Einer der wichtigsten Schritte der Layoutsynthese ist die Plazierung. In diesem Schritt werden die Zellen auf dem Träger unter Berücksichtigung von Nebenbedingungen angeordnet. Dadurch werden die Wesentlichen Qualitätsmerkmale des Entwurfs festgelegt. So wird das Zeitverhalten einer integrierten Schaltung in zunehmendem Maße von den Leitungslaufzeiten auf dem Chip bestimmt. Die Minimierung der Leitungslaufzeiten und der Chipfläche, sowie eine möglichst gleichmäßige Verdrahtungsdichte sind die vorrangigen Ziele beim Plazieren.

Automatische Entwurfsverfahren spielen bei der Herstellung integrierter Schaltungen eine immer wichtigere Rolle。 Die Fortschritte in der Halbleitertechnologie ermöglichen die Herstellung feinerer Strukturen auf zunehmender Chipfläche。 Der Miniaturisierungsprozeß bewirkt nur eine Zunahme der Problemkomplexität, sondern er führt auch zu neuen Opitmierzielen, die beim Entwurf beachtet werden müssen. Der Ablauf des Entwurfs integrierter Systeme gliedert sich bekanntlich im wesentlichen in Architektursynthese, Logiksynthese und Layoutsynthese. Die Layoutsynthese wiederum umfaßt das Plazieren und das Verdrahten。 Einer der wichtigsten Schritte der Layoutsynthese ist die Plazierung。在这个过程中，Zellen 会在 Träger unter Berücksichtigung von Nebenbedingungen angeordnet 上进行操作。 Dadurch werden die Wesentlichen Qualitätsmerkmale des Entwurfs festgelegt。因此，Zeitverhalten einer integrierten Schaltung in zunehmendem Maße von den Leitungslaufzeiten auf dem Chip bestimmt。 Die Minimierung der Leitungslaufzeiten 和 der Chipfläche，Sowie eine möglichst gleichmäßige Verdrahtungsdichte sind die vorrangigen Ziele beim Plazieren。