Realization of chip authentication circuit using a leak monitor and elucidation of resistance mechanism against machine learning attacks

使用泄漏监视器实现芯片认证电路并阐明针对​​机器学习攻击的抵抗机制

• 批准号: 22K11959
• 负责人: 宇佐美 公良
• 金额: $ 2.66万
• 依托单位: Shibaura Institute of Technology
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2022
• 资助国家: 日本
• 起止时间: 2022-04-01 至 2025-03-31
• 项目状态: 未结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-22K11959/
• 关键词: PUF; ハードウェアセキュリティ; リーク電流; 製造ばらつき; 超低電圧; ハードウェア・セキュリティ

MOSトランジスタの製造ばらつきにより生ずるリーク電流のばらつきを、チップの個体認証に用いるべく、同一の回路からなる2つのリークモニタで僅かなリークばらつきを検出して利用する新たなPUF回路を考案し、65nmFDSOIプロセスを想定して設計した。とくに、IoTデバイスやセンサノード等への応用を考えた場合、環境発電で得られる小さい起電力でも動作できるような、動作電圧の広いPUF回路が求められる。このため、超低電圧(0.4V)まで動作させることを想定し、どの回路定数が最も性能に及ぼす影響が大きいかを、実験計画法を用いて特定し、回路を最適化した。これにより、超低電圧下での動作でも先行研究に比べPUFとしての性能（ユニーク性、再現性等）が上回ることがシミュレーションで確かめられた。この成果は電子情報通信学会の研究会で発表した。得られた知見に基づき、上記の製造プロセスでチップ試作を行うべくレイアウト設計を進めたが、国内の大学間で利用している試作サービスでは今後この製造プロセスでの試作が行われないことになり、中断を余儀なくされた。急遽、試作が継続される180nmプロセスを想定して回路を変更し、レイアウト設計を進めている。

为了利用MOS晶体管中的制造变化引起的泄漏电流的变化进行芯片个体认证，设计了一个新的PUF电路来检测和利用相同电路制成的两个泄漏显示器，并在65NM FDSOI工艺上设计了较小的泄漏变化。特别是，当考虑到IoT设备，传感器节点等应用程序时，需要具有宽操作电压的PUF电路，以便它可以用通过环境发电的小电动力来运行。因此，使用实验设计对电路进行了优化，假设该操作达到了超低电压（0.4V），并且确定了哪些电路常数对性能的影响最大。通过模拟证实，即使在超低电压下运行，PUF的性能（唯一性，可重复性等）也优于先前的研究。结果在电子，信息和传播工程师研究会议上介绍。基于获得的知识，我们进行了布局设计，以使用上述制造过程执行芯片原型，但是国内大学使用的原型服务将将来无法使用此制造过程执行原型，并且我们被迫暂停生产。该电路已经更改，并且在预期的180nm过程中进行了布局设计，其中原型正在继续。

项目成果

リーク電流の製造ばらつきを利用したLRPUFの超低電圧に向けた回路の最適化とシミュレーション評価

利用漏电流的制造变化对超低压 LPUF 进行电路优化和仿真评估

• 发表时间: 2023
• 作者: 畑俊吉;宇佐美公良
• 通讯作者: 宇佐美公良