权益分类	功能权益	普通用户	{{item.name}}会员
{{category.name}}	{{benefitItem.name}}

Realization of chip authentication circuit using a leak monitor and elucidation of resistance mechanism against machine learning attacks

使用泄漏监视器实现芯片认证电路并阐明针对机器学习攻击的抵抗机制

基本信息

批准号：
22K11959
负责人：
宇佐美公良
金额：
$ 2.66万
依托单位：
Shibaura Institute of Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2022
资助国家：
日本
起止时间：
2022-04-01 至 2025-03-31
项目状态：
未结题

项目摘要

MOSトランジスタの製造ばらつきにより生ずるリーク電流のばらつきを、チップの個体認証に用いるべく、同一の回路からなる2つのリークモニタで僅かなリークばらつきを検出して利用する新たなPUF回路を考案し、65nmFDSOIプロセスを想定して設計した。とくに、IoTデバイスやセンサノード等への応用を考えた場合、環境発電で得られる小さい起電力でも動作できるような、動作電圧の広いPUF回路が求められる。このため、超低電圧(0.4V)まで動作させることを想定し、どの回路定数が最も性能に及ぼす影響が大きいかを、実験計画法を用いて特定し、回路を最適化した。これにより、超低電圧下での動作でも先行研究に比べPUFとしての性能（ユニーク性、再現性等）が上回ることがシミュレーションで確かめられた。この成果は電子情報通信学会の研究会で発表した。得られた知見に基づき、上記の製造プロセスでチップ試作を行うべくレイアウト設計を進めたが、国内の大学間で利用している試作サービスでは今後この製造プロセスでの試作が行われないことになり、中断を余儀なくされた。急遽、試作が継続される180nmプロセスを想定して回路を変更し、レイアウト設計を進めている。

MOS-type circuit production test, current test, individual authentication test, same circuit test, PUF-type circuit test, 65 nm FDSOI test For example, in the case of environmental power generation, power generation, operation, operation, voltage generation, PUF circuit generation, etc. The operation of the ultra-low voltage (0.4V) is determined by the number of circuits used to optimize the performance and impact of the circuit. The performance of PUF under ultra-low voltage is studied in advance, and the performance of PUF under ultra-low voltage is studied in advance. The results were presented at the Research Conference of the Electronic Information Communication Society. We have learned from the experience that the production of the products mentioned above will be carried out in a timely manner, and that the design will be further developed and utilized among universities in China. Rapid, trial and error 180nm design changes, loop changes