メモリ型再構成エッジデバイスにおける高信頼性知的処理機能の設計法に関する研究

存储器型可重构边缘设备高可靠智能处理功能设计方法研究

• 批准号: 22K11955
• 负责人: 王 森レイ
• 金额: $ 2.33万
• 依托单位: Ehime University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 2022
• 资助国家: 日本
• 起止时间: 2022-04-01 至 2025-03-31
• 项目状态: 未结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-22K11955/
• 关键词: AI（人工知能）; MRP; ニューラルネットワーク（NN）; シストリックアレイ; 深層強化学習; 集積回路回路; シストリックアーキテクチャ; メモリ; ディペンダブルコンピューティング; テスト

IoTと人工知能(AI)技術の発達に伴い，データの発生するエッジまたはエンドポイント（現場）側に高信頼性の知的処理機能を実現することが求められる。本研究では、汎用メモリをシストリックアレイ形式で配置したメモリ型論理再構成プロセッサ（MRP: Memorism Reconfigurable Processor）デバイスを用いて、高信頼性の知的処理を実現することを目指し、以下の3つの目標を設定している。①MRP における行列演算回路の実装方法の検討と評価、②MRP のLUT 行列構造に適する推論処理のためのNNモデル設計と実装方法の開発、③MRP のメモリシストリックアレイに対するテスト容易化設計法の提案。2022年度では、まず目標①に関して、ニューラルネットワーク処理における必要な行列積演算を実装するため、MRPで量子化を活用した積和演算領域の実装方法を提案し、演算誤差を減らすことができる量子化手法を評価した。次に②において、先行研究で提案されたスパースニューラルネットワーク（MNN）の隠れ層の過疎化による演算精度低下問題に対処するため、MRPデバイスのLUT双方向論理再構成機能を活用し、折り畳み型MNN（Folding-MNN）を提案した。最後に③では、シストリックアレイ構造を持つデバイスのテストアクセスを容易にするために、セキュリティ対策を有するバウンダリスキャンテスト機構（SAL-JTAG）を提案した。さらに、プロセスエレメント（PE）論理回路のテスト容易化のために、深層強化学習を用いた検査点挿入方法を提案した。

IoT artificial intelligence (AI) technology development partners, the development of information technology (field) side of the high reliability of the processing function to achieve this. In this study, we set the following three goals: to implement the universal memory reconfiguration (MRP), to implement the high reliability process, and to configure the universal memory reconfiguration logic. (1) A discussion and evaluation of implementation methods for MRP matrix algorithm circuits,(2) Development of NN matrix design and implementation methods for MRP matrix structure inference processing, and (3) Proposal of simplified design methods for MRP matrix structure optimization. In 2022, we proposed a method for implementing product calculation, MRP quantization, and calculation error reduction. Second, the first research proposal is to use the two-way logic reconstruction function of MRP and LUT to solve the problem of low calculation accuracy of multi-layer MNN (Folding-MNN). Finally, the SAL-JTAG is proposed as a mechanism for the establishment of a system for the management of information systems. This paper proposes a new method to simplify the process of logic loop detection and deep reinforcement learning.

项目成果

サイバーフィジカルシステムにおけるセキュリティ脅威と対策について

信息物理系统的安全威胁及对策

• 发表时间: 2022
• 作者: 塩谷 晃平;魏少奇;王 森レイ;甲斐 博;高橋 寛;林 慶浩;王 森レイ
• 通讯作者: 王 森レイ

軽量なワンタイムパスワード認証方式を用いたJTAGアクセス機構のFPGA実装と面積評価

使用轻量级一次性密码认证方法的 JTAG 访问机制的 FPGA 实现和区域评估

• 发表时间: 2022
• 期刊: 信学技報
• 作者: 岡本 悠 ; 馬 竣 ; 王 森レイ ; 甲斐 博 ; 高橋 寛 ; 清水明宏
• 通讯作者: 清水明宏

ワンタイムパスワードによるJTAG アクセス認証アーキテクチャのFPGA 実装と機能検証

一次性密码JTAG访问认证架构的FPGA实现及功能验证

• 发表时间: 2022
• 作者: 馬 竣;岡本 悠;魏 少奇;王 森レイ;甲斐 博;高橋 寛;清水 明宏
• 通讯作者: 清水 明宏

ローエンドエッジデバイスにおける SAS 認証方式の処理時間の評価

SAS认证方法在低端边缘设备上的处理时间评估

• 发表时间: 2022
• 作者: 荻田 高史郎;清水 健吾;中西 佳菜子;甲斐 博;王 森レイ;高橋 寛;清水 明宏
• 通讯作者: 清水 明宏

エッジデバイスにおける SAS 認証回路の設計と実装

边缘设备中SAS认证电路的设计与实现

• 发表时间: 2022
• 作者: 岡本 悠;王 森レイ;甲斐 博;高橋 寛;清水 明宏
• 通讯作者: 清水 明宏