Semiconductor device foundry achieved at a nanotech platform established on an average science lab.

点击翻译按钮获取中文摘要

各作製工程全ての高度化の可能性を実証した。フォトリソグラフィ工程ではPolyethyleneterephthalate(PET)シートフォトマスク上に遮光パタンとなるV溝を作製、その研磨による線幅制御と高解像度化を実証した。困難だったカーボン入り感光性樹脂の現像は、超音波を併用した浸漬現像法を提案、基板の20mm角の領域で解像度約0.004mmを実現した。高分子フィルムの熱収縮性に着目、Polyvinyl chloride(PVC)シート上に作製した遮光用V溝を熱収縮させ解像度を改善する方法を考案、効果を確認した。Pattern Alignment Less Lithography(PALL)とシリコン(Si)異方性エッチングによりSi基板を薄型化し、両面から同時にPを選択拡散させ1回の熱処理でnpnバイポーラトランジスタ（BT）を作製する方法を考案、動作を確認した。この方法を応用した埋込み型電極を提案し可能性を確認した。Si基板上にｐ型とｎ型領域を熱処理により同時に作製する選択同時拡散法を考案、高抵抗Si基板上に任意の形状のp on n及びn on ｐのp-n接合を同時に作製し整流特性を確認した。困難だったCMOSデバイスの教育への応用が期待できる。MOSデバイスとBTが作製可能なこと、簡易さを維持し微細化が可能なことが示せた。3次元デバイス等への応用拡大の可能性も示せた。汎用のアナログ-ディジタル計測ボードと検出信号の雑音対策により約10nAの微小電流計測を可能にし、微小サンプルのホール効果測定環境も実現、デバイス評価環境の簡素化が可能な事を実証した。以上の成果をまとめ招待講演で発表した。教育へのフィードバックも実施した。ｐ-n接合の設計製作評価を4年生の工学実験に導入した。デバイス分野においても座学で学んだ内容を実験で確認できる実験実習環境を実現できた。