負基数系に基づくディジタル信号処理用演算回路

点击翻译按钮获取中文摘要

本研究の目的は、ディジタル信号処理システムを構築するのに適した演算回路として、負基数2進系(NBS)に基づく演算回路を明らかにすると共に、その集積回路設計法を確立し、また実時間信号処理用演算回路としての評価を行うことである。本年度の研究計画は、「NBS集積回路のハードウェア・シミュレータ」と「NBS集積回路に基づくディジタル信号処理システム」を実現し、実験的検討を行うことであったが、これらに対する成果を要約すると以下のようになる。1.前年度の成果である「2ビット束加算アルゴリズム」と「2ビット束部分積生成アルゴリズム」を適用した8×8ビット並列加算/乗算器について、CMOSデバイスのPLA(Programable Logic Array)を用いた構成法を確立した。この加算/乗算器は、語長の拡張性が極めて容易に行われることが明らかとなった。2.並列加算/乗算器を信号処理に適したユニバーサル演算モジュールUAMNに拡張し、実験的検討を行うと共に、UAMNだけによる信号処理システム(具体的にはディジタルフィルタ)の構成法を確立した。3.前年度に、負基数系は複素基数系(【√!(-n)】進系)へ拡張できるという知見を得たが、UAMNはこれまで用いていた2値論理デバイスに代って4値論理デバイスを用いると、【√!(-4)】進系=j2進系の演算モジュールに発展できることが判明した。なお、今後の展開として、j2進系の演算モジュールを用いた複素ディジタル信号処理プロセッサの開発や従来の正基数2進プロセッサと本研究による負基数プロセッサより成る多重化システム(フォールトトレラントシステム)などへの展開を考えている。