知能システム用汎用アナログ機能回路の開発

智能系统通用模拟功能电路的开发

• 批准号: 08650407
• 负责人: 井上 高宏
• 金额: $ 0.7万
• 依托单位: Kumamoto University
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for Scientific Research (C)
• 财政年份: 1996
• 资助国家: 日本
• 起止时间: 1996 至 无数据
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-08650407/
• 关键词: アナログ回路; 集積回路; BiCMOS回路; OTA; 知能システム

ファジィ演算,ニューロン演算,それに離散時間カオスの1次元写像演算には,積和演算,区分線形関数演算,MAX・MIN演算などの要素演算の組み合わせで構成できるものが多い.この着想のもとに,BiCMOS乗除算器やCMOSトランスコンダクタ回路をアレイ状に配置し,それらやMOSキャパシタとの間をパストランジスタもしくは乗算器を介した配線で接続し,パスの切り替えあるいは教師付き学習によりユーザがプログラムできる,知能システム用汎用アナログ回路のアーキテクチャの提案とその要素回路の構成を行った.以下に本研究の結果の要点を示す.1.電流モードBiCMOSアナログ乗除算器を設計し,0.8μmプロセスを仮定したSPICEシミュレーションをとおして,1.5Vの電源電圧のもと,フルスケール誤差0.5%以下,線形誤差0.4%以下,消費電力40μW以下,-3dB遮断周波数10MHz以上の特性が得られることを明らかにした.2.0.8μmED-CMOSプロセスを仮定して,電源電圧1.5Vで動作する電流モード完全差動形積分器を構成し,HSPICEによるシミュレーションをとおして,50程度のQと10MHz程度の単位利得周波数が実現可能なことを明らかにした.3.区分線形関数を教師付き学習によって内挿する電流モード回路を構成し,回路シミュレーションおよび試作したブロック回路ごとの実験によって基本回路特性を確認できた.4.アナログ機能回路アレイの配線接続制御用ディジタル回路を,ハードウェア記述言語Verilog-HDLを用いてFPGAとして設計し,機能検証を行った.

フ ァ ジ ィ calculus, ニ ュ ー ロ ン calculus, そ れ に discrete-time カ オ ス の 1 yuan to write like calculus に は, product and calculus, and linear masato for calculus, MAX, MIN calculus な ど の elements calculus の group み close わ せ で constitute で き る も の が い. こ think の の も と に, BiCMOS 乗 in addition to calculate apparatus や CMOS ト ラ ン ス コ ン ダ ク を タ circuit ア レ イ し に configuration, そ れ ら や MOS キ ャ パ シ タ と の between を パ ス ト ラ ン ジ ス タ も し く は を 乗 calculate device interface し た wiring で meet 続 し, パ ス の り cutting for え あ る い は teacher pay き に study よ り ユ ー ザ が プ ロ グ ラ ム で き る, can know シ ス テ ム with domestic ア ナ ロ グ loop の ア ー キ テ ク チ ャ の proposal と そ の の element circuit Youdaoplaceholder0 lines った. に below key points of this research results の の を す. 1. The current モ ー ド BiCMOS ア ナ ロ グ 乗 in addition to calculate を design し, 0.8 mu m プ ロ セ ス を 仮 set し た SPICE シ ミ ュ レ ー シ ョ ン を と お し て, 1.5 V の power electric 圧 の も と, フ ル ス ケ ー ル error below 0.5%, linear error below 0.4%, the power consumption of 40 Mu W here, - 3 db interrupt cycle for more than 10 MHZ の features が have ら れ る こ と を Ming ら か に し た. Mid-atlantic moved mu mED - CMOS プ ロ セ ス を 仮 set し て, power electric 圧 1.5 V で action す る current モ ー ド fully differential form integrator を し, HSPICE に よ る シ ミ ュ レ ー シ ョ ン を と お し て, 50 Degree <s:1> Qと10MHz degree 単 gain frequency が actual possible な が とを brightness ら に に た た 3. Distinguish between linear masato number を teacher pay き に study よ っ て in grip す る current モ ー ド loop を し, loop シ ミ ュ レ ー シ ョ ン お よ び attempt し た ブ ロ ッ ク loop ご と の be 験 に よ っ て features of fundamental circuit を confirm で き た. 4. ア ナ ロ グ function circuit ア レ イ の wiring connect 続 system imperial デ ィ ジ タ ル loop を, ハ ー ド ウ ェ ア Ve account of words rilog-HDLを is designed with を てFPGAと て て, and the performance is 検 verified を った.

项目成果

Kei Eguchi: "A Current-Mode Chaos Circuit with Return Map Approximation Using Supervised Learning" Proceedings, 5th IEEE International Conference on Fuzzy Systems. 1092-1098 (1996)

Kei Eguchi：“使用监督学习实现返回图近似的电流模式混沌电路”论文集，第五届 IEEE 国际模糊系统会议。