ハイブリッドマイクロチャンネルエピタキシーを用いたSi上のGaAs無転位結晶

縦型マイクロチャンネルエピタキシー(V-MCE)を実現するために、SiO_2マスクを用い選択的に基板をエッチングしキャビティ構造を作製した。キャビティ構造は、SiO_2マスクによる庇(ひさし)ならびにエッチングにより形成された空洞構造より成る。SiO_2マスクは、結晶成長時に原料の飛来を防ぐ。一方、開口部からキャビティ構造内部に飛来した原料が結晶成長に関与する。これらの構造を例えれば、両側からの庇が伸びている小路に真上から太陽が照り付けているようなものである。つまり、小路の真中だけ直線状に日のあたる場所がある。この日のあたる場所に、原料が供給され結晶成長が行われる。成長が進むと、成長層は壁状になり、ついには、庇の高さを追い越す。また、結晶成長条件を適切に選べば、この壁構造はSiO_2マスクを越えても成長可能であり、良好なV-MCE構造が実現できる。上記のような方法で成長したV-MCE層を評価したところ、例えば、高さ6.4μm、横幅3.5μmであり、縦横比が1.8に及ぶものも得られた。エッチピット観察より、転位密度も低減しており、V-MCE側面から転位が排出されたことも確認できた。一方、フォトルミネッセンスのピークシフトを用いた残留応力の評価から、V-MCE構造は残留応力低減化に効果があることも確かめられた。づぎに、V-MCE構造をデバイス作製に応用するため、横型マイクロチャンネルエピタキシー(H-MCE)を用いて、シリコン基板の上にGaAs系発光ダイオード(LED)の製作を試みた。その結果、GaAs基板を用いた参照サンプルと同等な良好な発光特性を得た。以上より、MCEは格子不整合の大きな系の結晶成長において、転位密度、残留応力の低減に効果が高く、MCEを用いれば、シリコン基板上にデバイス作製可能な良好なGaAs層の成長が可能なことがわかった。

縦型マイクロチャンネルエピタキシー(V-MCE)を実現するために、SiO_2マスクを用い選択的に基板をエッチングしキャビティ構造を作製した。キャビティ構造は、SiO_2マスクによる庇(ひさし)ならびにエッチングにより形成された空洞構造より成る。SiO_2マスクは、結晶成長時に原料の飛来を防ぐ。一方、開口部からキャビティ構造内部に飛来した原料が結晶成長に関与する。これらの構造を例えれば、両側からの庇が伸びている小路に真上から太陽が照り付けているようなものである。つまり、小路の真中だけ直線状に日のあたる場所がある。この日のあたる場所に、原料が供給され結晶成長が行われる。成長が進むと、成長層は壁状になり、ついには、庇の高さを追い越す。また、結晶成長条件を適切に選べば、この壁構造はSiO_2マスクを越えても成長可能であり、良好なV-MCE構造が実現できる。上記のような方法で成長したV-MCE層を評価したところ、例えば、高さ6.4μm、横幅3.5μmであり、縦横比が1.8に及ぶものも得られた。エッチピット観察より、転位密度も低減しており、V-MCE側面から転位が排出されたことも確認できた。一方、フォトルミネッセンスのピークシフトを用いた残留応力の評価から、V-MCE構造は残留応力低減化に効果があることも確かめられた。づぎに、V-MCE構造をデバイス作製に応用するため、横型マイクロチャンネルエピタキシー(H-MCE)を用いて、シリコン基板の上にGaAs系発光ダイオード(LED)の製作を試みた。その結果、GaAs基板を用いた参照サンプルと同等な良好な発光特性を得た。以上より、MCEは格子不整合の大きな系の結晶成長において、転位密度、残留応力の低減に効果が高く、MCEを用いれば、シリコン基板上にデバイス作製可能な良好なGaAs層の成長が可能なことがわかった。